具有穿通访问的垂直非易失性开关及其制造方法技术

提供一种用于访问非易失性存储器单元的半导体器件。在一些实施例中，半导体器件具有包括源极、漏极和阱的半导体层的垂直叠层。向半导体器件施加漏极-源极偏置电压产生跨阱的穿通机制以在源极和漏极之间发起电流流动。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
数据存储器件一般以快速且高效的方式工作以存储和检索数据。一些存储器件利用固态存储器单元的半导体阵列来存储数据的各个位。这类存储器单元可以是易失性的(例如DRAM、SRAM)或非易失性的(RRAM、STRAM、闪存等)。如所能理解的那样，易失性存储器单元通常仅在持续向器件提供工作功率时保留存储在存储器中的数据，而非易失性存储器单元通常即使在不施加工作功率时也保留存储器中的数据存储。一般来说，包括选择器件的数据存储器件被制造成沿共同衬底的横向配置。然而，随着电子器件变得越来越复杂，例如噪声和电气短路的空间问题可能使器件低效率运转。如此，电气组件垂直地扩展可减少经常遇到的空间问题。 在这些和其它类型的数据存储器件中，经常需要尤其通过减小存储器单元或选择器件的水平表面积来提高效率和性能。
技术实现思路
本专利技术的各实施例涉及用于访问非易失性存储器单元的半导体器件。在一些实施例中，半导体器件具有包括源极、漏极和阱的半导体层的垂直叠层。向半导体器件施加漏极-源极偏置电压产生横跨阱的穿通机制以在源极和漏极之间引起电流流动。此外在各实施例中，半导体层的垂直叠层具有源极、漏极和阱。漏极-源极偏置电压的施加产生横跨阱的穿通机制以在源极和漏极之间引起电流流动，同时至少一个栅极位于半导体器件的侧壁附近。在其它实施例中，具有存储器单元交叉点阵列的存储器件包括与阻性感测元件(RSE)串联的半导体层的垂直叠层。半导体器件具有源极、漏极和阱，对半导体器件施加漏极-源极偏置电压产生横跨阱的穿通机制以弓I发源极和漏极之间的电流流动，这将RSE编程至选定的阻态。以本专利技术各种实施例为表征的这些以及各种其它特征与优点可考虑以下具体讨论与所附附图来理解。附图说明图I是根据本专利技术的各个实施例构造和操作的示例性数据存储器件的概括功能示图。图2A示出能在图I的器件中使用的存储器单元。图2B示出根据本专利技术的各实施例构造的示例性存储器单元。图3A示出能够用于图2A-2B的存储器单元中的示例性半导体开关器件。图3B示出根据本专利技术的各实施例的图3A的存储器单元的示例性操作。图4示出根据本专利技术的各实施例构造和操作的示例性存储器单元交叉点阵列。图5绘出示例性半导体开关器件的操作。图6A-6D —般地示出根据本专利技术各实施例执行的示例性制造操作。图7A示出根据本专利技术各实施例的半导体开关器件的示例性操作。图7B示出存储器单元的交叉点阵列中的存储器单元行的示例性构造。图8提供根据本专利技术各实施例执行的数据访问例程的流程图。具体实施例方式图I提供根据本专利技术的各实施例构造和操作的数据存储器件100的功能框图。设备100的顶层控制由合适的控制器102执行，控制器102可以是可编程的或基于硬件的微控制器。控制器102经由控制器接口(I/F)电路104与主机设备通信。在106示出存储 器空间包含数个存储器阵列108(表示为阵列0-N)，但是可以理解也可根据需要利用单个阵列。每个阵列108包括具有选定存储容量的半导体存储器块。控制器102和存储器空间106之间的通信经由I/F104协调。图2A示出根据本专利技术各实施例构造和操作的存储器单元110的功能框图。存储器单元110具有与开关器件114串联的阻性感测元件(RSE) 112。开关器件114当处于开路位置时用来急剧地增加存储器单元110的电阻，如图所示，这有效地防止电流流过。相比而言，闭合位置允许开关器件114接收电流并使其通过存储器单元110。闭合的开关器件114也允许电流沿多个方向流过RSEl 12。RSE单元与例如EEPROM和闪存的其它类型非易失性存储器单元相比的优势包括，在单元构造中不提供浮栅这一事实。在将新数据写至已有的一组单元之前，不需要擦除操作。相反，RSE单元可被各自访问和写入至任何要求的逻辑状态(例如O或1)，不管RSE单元的已有状态如何。另外，写和读功耗需求大量降低，能获得明显更快的写和读时间，并且与具有有限写/擦除循环寿命的可擦除单元相比基本不会观察到磨损劣化。然而，具有串联的RSE112和开关器件114的存储器单元110的构造可能具有缺点，例如大写入电流和水平表面积需求。例如，RSE112可能需要大量电流以高效地编程数据。此外，可提供这种大量电流至RSE的开关器件114经常对应于大的水平表面积。因此，具有小水平表面积的高驱动电流开关器件114能提高已有存储器器件的存储器密度和工作效率。因此，可使用垂直半导体开关器件，该垂直半导体开关器件有选择地提供电流的穿通传导。半导体开关器件可被构造成具有半导体层的垂直叠层，该垂直叠层包括源极、漏极和阱，对其施加漏极-源极偏置电压产生横跨阱的穿通机制以在源极和漏极之间引发电流流动。由此，可实现小的水平表面积与大量电流传导的结合以获得更高的存储器密度和更快的写入速度。图2B示出能用于图I的存储器空间106的示例性存储器单元120。存储器单元120可包括与半导体开关器件124串联的RSE122。在一些实施例中，RSE122由自旋扭矩随机存取存储器(STRAM)单元构成，如图所示。这种STRAM单元可具有以阻挡层130分界的自由磁性层126和固定磁性参考层128。尽管可以理解阻挡层130可被表征为由多种不同材料构成的隧穿阻挡层，然而本专利技术的各实施例不局限于这种可能的阻挡层130构造。此外，STRAM单元可具有分别与参考层128和自由层126相邻的第一电极132和第二电极134。在一些实施例中，第一和第二电极132、134包括自旋极化材料，该自旋极化材料均匀地确定流过RSE122的电流自旋的方向。替代地，RSE122可构造为阻性随机存取存储器(RRAM)单元，其具有设置在第一电极层和第二电极层之间的阻性存储层。如此，由于存储层的成份和性质，RSE122可具有自然的高阻值，所述存储层可以是具有通常高电阻的氧化物(例如二氧化钛TiO2)。在操作中，这种RRAM单元可通过施加充足的电流而编程至低阻态，以在连接第一和第二电极层的存储层中形成细丝结构。另外，可以将可编程金属化存储器单元(PMC)用作 RSE122，并且该PMC可通过以金属层、内嵌层和介电层分界的第一电极和第二电极构造形成。在一些实施例中，第一和第二电极之间相对电位的调整能允许写电流通过所形成的细丝结构流过RSE122。在RSE122的又一实施例中，相变随机存取存储器(PCRAM)单元可用于存储阻态。示例性PCRAM单元可具有设置在第一电极和第二电极之间的多晶硫属化物(polycrystalline chalcogenide)材料介质层。介质层的硫属化物玻璃的独特性质可允许施加高于硫属化物材料熔点的一定热量以形成与高阻态对应的无定形硫属化物。相反，施加高于介质层的硫属化物材料的玻璃转变温度但低于材料熔点的热量将使任何已有的无定形硫属化物结晶并对低阻态编程。对于半导体开关器件124，漏极136和源极138可被定向成垂直对准且以不同材料的阱140分界。在各实施例中，电极142也耦合在源极层138附近。在操作中，半导体开关器件124可通过不提供通过阱层140的传导路径而限制电流流向RSE122。相反，传导路径的形成可使电流沿任一方向流过存储器单元120。可以理解，图2B中对RSE122和半导体开关器件124的描述仅为示本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.07.13 US 12/502,0891.一种包含半导体层的垂直叠层的半导体器件，所述垂直叠层包括源极、漏极和阱，其中漏极-源极偏置电压的施加产生横跨所述阱的穿通机制以在所述源极和所述漏极之间引发电流流动。2.如权利要求I所述的半导体器件，其特征在于，所述半导体器件与阻性感测元件(RSE)结合以形成存储器单元，其中所述电流流动将RSE编程至选定的阻态。3.如权利要求2所述的半导体器件，其特征在于，所述RSE包括相变随机存取存储器(PCRAM)单元。4.如权利要求2所述的半导体器件，其特征在于，所述RSE包括可编程的金属化单元(PMC) ο5.如权利要求2所述的半导体器件，其特征在于，所述RSE包括阻性随机存取存储器(RRAM)单元。6.如权利要求2所述的半导体器件，其特征在于，所述RSE包括自旋扭矩转移随机存取存储器(STRAM)单元。7.如权利要求I所述的半导体器件，其特征在于，在所述阱附近形成肖特基势垒作为源极和漏极的取代。8.如权利要求I所述的半导体器件，其特征在于，所述半导体器件被表征为不具有关联栅极结构的二端子开关。9.如权利要求I所述的半导体器件，其特征在于，所述穿通机制通过设置在所述半导体器件侧壁附近的栅极诱发在所述阱中的MOSFET沟道附近延伸。10.如权利要求I所述的半导体器件，其特征在于，所述穿通机制是用双向电压产生的。11.如权利要求I所述的半导体器件，其特征在于，所述半导体层的垂直叠层通过使用施主晶片和受:主晶片的晶片粘合来构造出。12.如权利要求11...

【专利技术属性】
技术研发人员：M·霍利，HK·李，P·马诺斯，C·郑，Y·P·金，
申请(专利权)人：希捷科技有限公司，
类型：
国别省市：