具有双交叉点阵列的三维半导体存储器器件及其制造方法技术

本发明专利技术涉及具有双交叉点阵列的三维半导体存储器器件及其制造方法。该器件可以包括布置在不同垂直层面以限定两个交叉点的第一、第二和第三导线，以及分别布置在这两个交叉点处的两个存储器单元。所述第一和第二导线可以彼此平行地延伸，所述第三导线可以延伸成与所述第一和第二导线交叉。在垂直截面视图中，所述第一和第二导线可以沿着所述第三导线的长度交替设置，并且所述第三导线可以在垂直方向上与所述第一和第二导线间隔开。

【技术实现步骤摘要】

本专利技术概念的实施例总体上涉及半导体器件。更具体地，本专利技术概念的实施例涉及。
技术介绍
为了满足大容量和高密度半导体存储器器件的需求，已经提出具有三维交叉点阵列结构的存储器器件，如Johnson等人的美国专利No. 6，185，122中所描述的那样。Johnson提出的存储器器件包括交叉点阵列的两个或更多个存储器层(memory layer),但是位于不同层面(level)的存储器层被构造为共享它们之间的位线。此外，需要三条导线来形成位于不同层面的两个存储器层，但是这三条导线中的至少两条应当形成为彼此正交。根据此结构，应当为每个存储器层重复进行制造存储器单元或选择器件的处理。此外，在三个或更多存储器层垂直叠置的情况下，存储器器件可能会遇到存储器层之间的干扰增加以及操作 余量(operation margin)减少的问题。
技术实现思路
本专利技术概念的实施例提供了一种以简化方式制造半导体存储器器件的方法以及由此制造的半导体存储器器件。本专利技术概念的其它实施例提供集成密度增加的半导体存储器器件及其制造方法。本专利技术概念的另一些实施例提供电性能改善的半导体存储器器件及其制造方法。本专利技术总体概念的另外特征和效用将在随后的说明中部分地阐述，并且将从该说明中部分地显而易见，或者可以通过实践总体专利技术概念而获知。根据本专利技术概念的示例性实施例，使用基本相同的工艺制造位于不同层面的两个存储器层。这使得能够将存储器器件的制造工艺简化并且增加存储器器件的集成密度。在一些实施例中，两条平行的导线设置在不同的层面以与一个导线交叉，由此限定两个交叉点，在这两个交叉点处布置两个存储器单元。根据本专利技术概念的一些方面，有可能实现存储器单元密度加倍。总体专利技术概念的示例性实施例提供了一种半导体存储器器件，其包括第一导线，沿第一方向延伸；第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂直方向上比所述第一导线高；第三导线，沿着第二方向延伸以与所述第一和第二导线交叉从而与所述第一和第二导线形成交叉点，并且布置成在垂直方向上比所述第二导线高；以及第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉点处以及所述第二导线与所述第三导线的交叉点处。总体专利技术概念的示例性实施例还提供了一种半导体存储器单元阵列，包括多条第一导线，在半导体衬底上以第一方向延伸；多条第二导线，布置在所述第一导线的垂直上方并且在所述第一方向上延伸；多条第三导线，布置在所述第二导线的垂直上方并且分别与所述第一和第二导线交叉形成多个第一交叉点和多个第二交叉点；以及多个存储器单元，布置在所述多个第一和第二交叉点处。总体专利技术概念的示例性实施例还提供了一种制造半导体存储器器件的方法，该方法包括步骤在第一垂直层面的衬底上形成多条第一导线，所述多条第一导线在第一方向上延伸并且在垂直于所述第一方向的第二方向上间隔开；在第二垂直层面的衬底上形成多条第二导线，所述多条第二导线在所述第一方向上延伸并且在所述第二方向上间隔开，使得所述多条第一导线和所述多条第二导线中的各条第一导线和第二导线以在所述第二方向上彼此交替的方式设置；形成分别沿着所述第一导线和第二导线延伸的多个第一下电极和多个第二下电极；形成沿着所述第二方向延伸的数据存储层和上电极以与所述第一和第二下电极形成交叉点；以及，在高于所述第二垂直层面的第三垂直层面上形成在所述第二方向上延伸的多条第三导线，以与所述第一和第二导线交叉，从而在它们的交叉点形成存储器单元。总体专利技术概念的示例性实施例还提供了一种半导体存储器器件，包括沿第一方向延伸的第一导线；沿第二方向延伸以与所述第一导线交叉的第二导线，所述第二导线布置成在垂直方向上高于所述第一导线；下电极，面对所述第二导线沿着所述第一导线布置；·上电极，面对所述第一导线沿着所述第二导线布置；以及数据存储层，在交叉点处布置在所述上电极和下电极之间以便形成存储器单元。总体专利技术概念的示例性实施例还提供了一种制造半导体存储器器件的方法，该方法包括步骤在衬底上形成间隔预定距离的多条第一导线；在所述第一导线上形成第一层间电介质层；在所述第一层间电介质层上形成在垂直方向上与所述第一导线偏移的多条第二导线；形成侧壁隔离物以覆盖所述第二导线的侧壁；在所述第二导线和隔离物上形成第二层间电介质层；形成沟槽以暴露彼此相邻的所述第一和第二导线的部分；在所述第二层间电介质上以及在所述沟槽中沉积导电层；蚀刻所述导电层以形成分别沿着所述第一导线和第二导线的上部延伸的第一下电极和第二下电极；在所述沟槽内形成与所述第二层间电介质层具有相同高度的绝缘层；在所述绝缘层和所述第二层间电介质层上顺序形成数据存储层、上电极层和第三导电层；以及，对所述第三导电层进行图案化以形成与所述第一和第二导线交叉的多条第三导线。总体专利技术概念的示例性实施例还提供了一种半导体存储器器件，包括第一导线，在第一方向上延伸；第二导线，在所述第一方向上延伸并且在垂直方向上与所述第一导线偏移以与所述第一导线的一部分交叠；第一下电极，沿着所述第一导线的中心延伸;第二下电极，沿着所述第二导线的中心延伸，使得所述第一下电极和所述第二下电极之间的距离实质上等于所述第一和第二导线的宽度；第三导线，在第二方向上延伸以与所述第一和第二下电极交叉；以及，第一存储器单元和第二存储器单元，分别布置在所述第三导线和所述第一下电极之间以及布置在所述第三导线和所述第二下电极之间。根据本专利技术概念的示例性实施例，可以通过使用两个金属层形成工艺和一个接触栓形成工艺在不同层面形成两个存储器单元，这使得能够减少制造工艺的数目。此外，由于在垂直截面图中交替形成两个金属层，有可能实现单元节距加倍效应(即，把金属层的节距减少一半)而设计规则没有任何变化。因此，在不需要诸如EUV的高成本制造技术的情况下，可以廉价地实现不同层面的存储器单元。这使得能够增加存储器器件的容量，使得该存储器器件与常规存储器器件相比具有成本竞争力。此外，由于每个层面的存储器单元具有统一的存储器属性，可以实现具有高度稳定性和改进的电学特性的存储器器件。附图说明图IA是根据总体专利技术概念的示例性实施例的存储器单元结构的透视图；图IB和图IC是根据参考图IA描述的示例性实施例的变形实施例的存储器单元结构的透视图；图2A是根据本专利技术概念的示例性实施例的半导体存储器器件的透视图；图2B是图2A的俯视图；图2C是图2A的等效电路图； 图2D是根据参考图2A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；图3A是根据本专利技术概念的其它示例性实施例的半导体存储器器件的透视图；图3B是图3A的俯视图；图3C是图3A的等效电路图；图3D是根据参考图3A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；图4A是根据本专利技术概念的另一些其它示例性实施例半导体存储器器件的透视图；图4B是图4A的俯视图；图4C是根据参考图4A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；图5A是根据本专利技术概念的又一些其它示例性实施例半导体存储器器件的透视图；图5B是图5A的俯视图；图5C是根据参考图5A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；图6A是根据本专利技术的再一些示例性实施例的半导体存本文档来自技高网...

【技术保护点】
一种半导体存储器器件，包括：第一导线，沿第一方向延伸；第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂直方向上比所述第一导线高；第三导线，沿着第二方向延伸以与所述第一导线和第二导线交叉从而与所述第一导线和第二导线形成交叉点，并且布置成在垂直方向上比所述第二导线高；以及第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉点处以及所述第二导线与所述第三导线的交叉点处。

【技术特征摘要】
2011.06.13 KR 10-2011-00569941.一种半导体存储器器件，包括 第一导线，沿第一方向延伸； 第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂直方向上比所述第一导线高； 第三导线，沿着第二方向延伸以与所述第一导线和第二导线交叉从而与所述第一导线和第二导线形成交叉点，并且布置成在垂直方向上比所述第二导线高；以及 第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉点处以及所述第二导线与所述第三导线的交叉点处。2.权利要求I的半导体存储器器件，其中所述第一导线与第二导线在第二方向上彼此偏移预定距离。3.权利要求2的半导体存储器器件，其中所述第一存储器单元形成为具有限制在第一导线与第三导线的对应的交叉点内的岛形状，并且所述第二存储器单元形成为具有限制在第二导线与第三导线的交叉点中对应的一个交叉点内的岛形状。4.权利要求I的半导体存储器器件，还包括 第一电极，其具有第一高度用以连接第一导线和第三导线；以及 第二电极，其具有小于所述第一高度的第二高度用以连接第二导线和第三导线。5.权利要求I的半导体存储器器件，还包括； 第一下电极和第二下电极，在所述第一方向上所述第一下电极和第二下电极分别沿着所述第一导线和所述第二导线设置； 上电极，在所述第二方向上所述上电极沿着所述第三导线的长度延伸；以及 数据存储层，与所述上电极一起在所述第二方向上延伸并且布置在所述上电极与所述第一下电极之间以及布置在所述上电极与所述第二下电极之间，以分别在交叉点处形成所述第一存储器单元和第二存储器单元。6.权利要求5的半导体存储器器件，其中所述数据存储层包括如下材料中的至少一种:金属氧化物(例如，TiOx、HfOx、TaOx、NiOx、ZrOx和WOx)、金属氮化物(例如,BNx和AINx)、具有钙钛矿结构的氧化物(例如，PrCaMnO和掺杂SrTiO)以及包含高扩散率的金属离子(例如，Cu和Ag)的固体电解质(例如，GeTe和GeS)。7.权利要求5的半导体存储器器件，其中所述数据存储层由相变材料形成，所述相变材料根据温度和加热时间从高电阻(非晶)状态转换到低电阻(结晶)状态并且复原。8.权利要求5的半导体存储器器件，其中所述数据存储层包括至少两个铁磁层。9.权利要求5的半导体存储器器件，还包括 垂直叠置的至少一个附加的相同半导体存储器器件，使得其中所述第一存储器单元和第二存储器单元垂直地或三维地布置。10.权利要求5的半导体存储器器件，其中所述第一下电极具有限制在所述第一导线和所述第三导线的交叉点内的岛形状，并且所述第二下电极具有限制在所述第二导线和所述第三导线的交叉点内的岛形状。11.权利要求5的半导体存储器器件，还包括 第一选择器件，夹置在所述第一下电极和所述数据存储层之间以控制流过所述第一存储器单元的电流；以及第二选择器件，夹置在所述第二下电极和所述数据存储层之间以控制流过所述第二存储器单元的电流。12.权利要求11的半导体存储器器件，其中每个所述第一选择器件都具有限制在所述第一导线和第三导线的交叉点内的岛形状，并且所述第二选择器件具有限制在所述第二导线和第三导线的交叉点内的岛形状。13.权利要求11的半导体存储器器件，其中所述第一选择器件布置在各自的第一下电极上，并且所述第一下电极和所述第一选择器件都具有限制在所述第一导线和第三导线的交叉点内的岛形状；并且所述第二选择器件布置在所述各自的第二下电极上，并且所述第二下电极和所述第二选择器件都具有限制在所述第二导线和第三导线的交叉点内的岛形状。14.权利要求11的半导体存储器器件，其中所述第一选择器件之间的节距以及所述第二选择器件之间的节距分别小于第一导线和第二导线的宽度。15.权利要求11的半导体存储器器件，其中所述第一选择器件和第二选择器件形成为提供二极管整流特性。16.权利要求5的半导体存储器器件，其中所述第一导线之间的节距等于每条第一导线的宽度的两倍，并且所述第二导线之间的节距等于每条第二导线的宽度的两倍。17.权利要求5的半导体存储器器件，其中所述第三导线之间的节距等于每条第三导线的宽度的两倍。18.权利要求5的半导体存储器器件，其中所述第一下电极和所述数据存储层之间的接触以及所述第二下电极和所述数据存储层之间的接触具有非线性的电流特性。19.权利要求16的半导体存储器器件，其中所述第一下电极和第二下电极与所述数据存储层形成肖特基特性接触。20.权利要求5的半导体存储器器件，其中所述数据存储层的电阻根据向其施加的电压或电流来在至少两个水平之间变化。21.权利要求20的半导体存储器器件，其中至少两个电阻水平构成存储在所述第一存储器单元中的数据的一个位。22.权利要求16的半导体存储器器件，其中所述数据存储层具有至少三个稳定的电阻水平以允许在所述第一存储器单元中存储多位数据。23.权利要求5的半导体存储器器件，其中所述数据存储层包括具有至少两个稳定电阻水平的材料，所述电阻水平根据向所述材料施加的电压或电流可逆地变化并且保持。24.权利要求5的半导体存储器器件，还包括布置在所述第二导线的相对侧的侧壁隔离物，用于为第二导线的侧面提供绝缘。25.权利要求24的半导体存储器器件，还包括 伪电极，从与每个所述第一下电极相邻的各条所述第一导线延伸以接触对应的第二导线的侧壁隔离物之一。26.权利要求I的半导体存储器器件，其中所述第一导线、第二导线和第三导线具有实质上相同的宽度。27.权利要求I的半导体存储器器件，其中所述第一导线和第二导线彼此间隔开，使得它们之间沿着所述第二方向没有空间。28.一种半导体存储器单元阵列，包括 多条第一导线，在半导体衬底上以第一方向延伸； 多条第二导线，布置在所述第一导线的垂直上方并且以相对于所述第一导线的预定角度延伸； 多条第三导线，布置在所述第二导线的垂直上方并且分别与所述第一导线和第二导线交叉形成多个第一交叉点和多个第二交叉点；以及 多个存储器单元，布置在所述多个第一交叉点和第二交叉点处。29.权利要求28的半导体存储器单元阵列，还包括 分别布置在所述多条第一导线上的多个第一下电极以及分别形成在所述多条第二导线上的多个第二下电极； 多个数据存储层，形成在所述第一下电极和第二下电极中的每一个的上方；以及 多个上电极，形成在所述多个数据存储层中的各个数据存储层的上方。30.权利要求29的半导体存储器单元阵列，其中第一导线和第二导线相对于彼此水平偏移并且二者之间的所述预定角度是O度。31.一种制造半导体存储器器件的方法，包括步骤 在第一垂直层面的衬底上形成多条第一导线，所述多条第一导线在第一方向上延伸并且在垂直于所述第一方向的第二方向上间隔开； 在第二垂直层面的衬底上形成多条第二导线，所述多条第二导线在所述第一方向上延伸并且在所述第二方向上间隔开，使得所述多条第一导线和所述多条第二导线中的各条第一导线和第二导线以在所述第二方向上彼此交替的方式设置； 形成分别沿着所述第一导线和第二导线延伸的多个第一下电极和多个第二下电极；在高于所述第二垂直层面的第三垂直层面上形成沿着所述第二方向延伸的多个数据存储层和多个上电极，它们与所述第一导线和第二导线交叉以便在其交叉点处形成多个存储器单元；以及 形成沿着所述上电极延伸的多条第三导线，使得所述上电极布置在各个数据存储层和第三导线之间。32.权利要求31的方法，还包括步骤 形成第一绝缘层以覆盖所述多条第一导线； 在所述第一绝缘层上方形成所述多条第二导线； 形成第二绝缘层以覆盖所述多条第二导线； 形成沟槽以暴露彼此相邻布置的所述第一导线和第二导线的部...

【专利技术属性】
技术研发人员：白寅圭，金善政，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：