用于堆叠的半导体封装构造及其制造方法技术

本发明专利技术公开一种用于堆叠的半导体封装构造及其制造方法，所述半导体封装构造包含一第一基板、至少一第一芯片、数个转接组件、至少一绝缘材料层、数个导电盲孔以及一重新分配层。所述第一芯片设置于所述第一基板的上表面。所述数个转接组件设置于所述第一基板的上表面。所述绝缘材料层压合于所述第一基板的上表面上，以覆盖所述第一芯片及所述转接组件，并且具有至少一开孔裸露所述转接组件。所述导电盲孔形成于所述绝缘材料层的开孔内。所述重新分配层设置于所述绝缘材料层上，所述重新分配层的上表面具有数个接合垫，所述接合垫透过所述重新分配层以及所述导电盲孔电性连接所述转接组件。

【技术实现步骤摘要】

本专利技术是有关于一种半导体封装构造及其制造方法，特别是有关于一种。
技术介绍
随着近代科技的日新月异，消费者不断要求更轻薄且更多功能的电子产品，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in package, SIP)设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块(multi chip module, MCM)、堆叠式封装体(package on package, POP)及封装体内堆叠封装体(package in package, PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶 体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。所述堆叠封装体的构造是指先完成一具有基板的第一封装体，接着再于第一封装体上堆叠另一完整的第二封装体，第二封装体透过适当电性连接组件(如锡球)电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的元件等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。然而，由于装配前各个封装体可以分别单独测试，因此使得堆叠式封装体保障了更高的良率以及自由搭配各种不同的元件以便于产品的灵活设计等优点。在现有的堆叠式封装体(POP)的结构中，下封装体的基板一般为印刷电路基板，及其封装胶体一般是掺杂有固态填充物的环氧树脂基材，其统称为模塑化合物(moldingcompound),模塑化合物是利用移转注模成型(transfer molding)工艺来制作成具预定形状的封装胶体，上述的印刷电路基板及移转注模成型的封装胶体具有较大的厚度。然而，为了满足电子产品的轻薄化要求，现有堆叠式封装体封装结构的厚度已逐渐无法符合薄型化的需求，而需进一步改良。又，在堆叠式封装体的厚度逐渐减少的情形下，堆叠式封装体(POP)的整体结构强度亦会被逐渐减弱，容易因为印刷电路基板与模塑化合物之间的热膨胀系数(coefficient of thermal expansion, CTE)不同而导致封装结构的翅曲(warpage),进而容易导致封装结构的断裂(crack),另外，由于下封装体的封装胶体进行激光钻孔工艺的容许度缩小，使得缩小封装胶体的通孔的间距变得困难，因此转接组件之间的间距已达到极限。结果，由于下封装体的转接组件之间的间距太大，使得下封装体的上表面的面积无法缩减，同时上封装体的下表面的面积也往往必须配合下封装体进行设计，进而产生许多不必要的封装尺寸及材料成本的浪费。故，有必要提供一种半导体封装结构及其制造方法，以解决现有技术所存在的问题
技术实现思路
有鉴于此，本专利技术提供一种用于堆叠的半导体封装构造，以解决现有技术所存在的封装尺寸及间距极限等问题。为达成本专利技术的前述目的，本专利技术一实施例提供一种用于堆叠的半导体封装构造。所述半导体封装构造包含一第一基板、至少一第一芯片、数个转接组件、至少一绝缘材料层、数个导电盲孔以及一重新分配层。所述第一芯片及所述转接组件设置于所述第一基板的一上表面。所述绝缘材料层压合在所述第一基板，以覆盖所述第一芯片及所述转接组件，并且具有至少一开孔裸露所述转接组件，而所述导电盲孔形成于所述开口内。所述重新分配层设置于所述绝缘材料层上，所述重新分配层的上表面具有数个接合垫，所述接合垫透过所述重新分配层以及所述导电盲孔电性连接所述转接组件。此外，本专利技术一实施例提供一种用于堆叠的半导体封装构造的制造方法。首先，提供一第一基板，所述第一基板具有一上表面。将至少一芯片及数个转接组件设置于所述第一基板的上表面。接着，将至少一绝缘材料层压合在所述第一基板的上表面上，以覆盖所述第一芯片及所述转接组件，其中，所述绝缘材料层具有至少一开孔裸露所述转接组件。之 后，形成数个导电盲孔于所述开口内以及将一重新分配层设置于所述绝缘材料层上，所述重新分配层的上表面具有数个接合垫，所述接合垫透过重新分配层以及所述导电通孔电性连接所述转接组件。为让本专利技术的上述内容能更明显易懂，下文特举数个实施例，并配合所附图式，作详细说明如下附图说明图I是本专利技术一实施例堆叠式半导体封装构造的剖视图。图2A至2G是本专利技术一实施例用于堆叠的半导体封装构造(下封装体)的制造方法的流程示意图。图3是本专利技术另一实施例堆叠式半导体封装构造的剖视图。图4A是本专利技术又一实施例的转接组件的局部放大图。图4B是本专利技术再一实施例的转接组件的局部放大图。具体实施例方式以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。再者，本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」或「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。请参照图I所示，本专利技术一实施例的用于堆叠的半导体封装构造主要应用于做为一堆叠式半导体封装构造的一下封装体100，并用以结合一上封装体200，本专利技术下文所述用于堆叠的半导体封装构造即直接称为下封装体100。在本实施例中，所述下封装体100包含一第一基板101、至少一第一芯片102、数个转接组件103、一绝缘材料层104、数个导电盲孔105、一重新分配层(redistribution layer,RDL) 106以及一防焊层107。本专利技术将于下文逐一详细说明本实施例上述各元件的细部构造、组装关系及其运作原理。请参照图I所示，本专利技术一实施例所述下封装体100包含所述第一基板101用以承载所述第一芯片102，所述第一基板101主要是包括数个铜箔层及绝缘树脂层的一硬式或可挠式印刷电路板(printed circuit board, PCB),但本专利技术不局限于此。所述第一芯片102预先通过印刷、电镀或植球的方式将凸块(bump) 108设置在所述第一芯片102朝下的有源表面上，接着以倒装芯片(flip chip)方式将有源表面朝下电性连接至所述第一基板101的上表面的数个第一焊垫109上，所述第一焊垫109透过所述第一基板101的表面线路(未绘示)实现扇出(fan out)功能向外连接至所述第二焊垫110及转接组件103。所述转接组件103例如可为多个金属焊球(solder ball)或凸块，其材料例如为锡、银、铜、铟、铅、铝、镍或其合金，并电性连接于所述第一基板101上表面的数个第二焊垫110，以作为所述第一基板101向上的转接组件，其中所述转接组件103的间距(pitch)介于200至500微米(iim)之间，优选是小于300微米，例如可为200、300、400或500微米等；所述转接组件103的高度则介于60至300微米之间，例如可为60、140、220或300微米等。所述第二焊垫110的外径介于125至425微米之间，例如可为125、225、325或425微米等。请再参照图I所示，本专利技术一实施例的所述绝缘材料层104的材料可为绝缘树脂材料，例如玻璃纤维布经过含浸环氧树脂(epoxy)并干燥硬化后所制成的B阶化本文档来自技高网...

【技术保护点】
一种用于堆叠的半导体封装构造，其特征在于：所述半导体封装构造包含：一第一基板，具有一上表面；至少一第一芯片，设置于所述第一基板的上表面；数个转接组件，设置于所述第一基板的上表面；至少一绝缘材料层，压合于所述第一基板的上表面上，以覆盖所述第一芯片及所述转接组件，并且具有至少一开孔裸露所述转接组件；数个导电盲孔形成于所述绝缘材料层的开孔内；以及一重新分配层，设置于所述绝缘材料层上，所述重新分配层的上表面具有数个接合垫，所述接合垫透过所述重新分配层以及所述导电盲孔电性连接所述转接组件。

【技术特征摘要】

【专利技术属性】
技术研发人员：李志成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：