本发明专利技术公开了一种面阵引脚排列四边扁平无引脚封装及制造方法。本封装包括芯片载体，引脚，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。芯片载体具有凹槽结构和用于接地的引脚，多个引脚在封装件结构中呈面阵排列分布。金属材料层配置于芯片载体和多个引脚的上表面和下表面位置。IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。绝缘填充材料配置于多个引脚的台阶式结构下和芯片载体的凹槽中。粘贴材料配置于IC芯片与芯片载体上表面的金属材料层中间或者IC芯片与多个引脚上表面的金属材料层中间。通过塑封材料包覆密封形成封装体。本发明专利技术突破了低I/O数量瓶颈，提高封装可靠性。
【技术实现步骤摘要】
本专利技术涉及半导体元器件制造
，尤其涉及到具有面阵引脚排列四边扁平无引脚封装，本专利技术还包括该封装件的制造方法。
技术介绍
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN(Quad Flat Non-lead Package)封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装
的一场新的革命。图IA和图IB分别为传统QFN封装结构的背面示意图和沿Ι_ 剖面的剖面示意图， 该QFN封装结构包括引线框架11，塑封材料12，粘片材料13，IC芯片14，金属导线15，其中引线框架11包括芯片载体111和围绕芯片载体111四周排列的引脚112，IC芯片14通过粘片材料13固定在芯片载体111上，IC芯片13与四周排列的引脚112通过金属导线15实现电气连接，塑封材料12对IC芯片14、金属导线15和引线框架11进行包封以达到保护和支撑的作用，引脚112裸露在塑封材料12的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体111通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片14产生的热量。与传统的TSOP和SOIC封装相比，QFN封装不具有鸥翼状引线，导电路径短，自感系数及阻抗低，从而可提供良好的电性能，可满足高速或者微波的应用。裸露的芯片载体提供了卓越的散热性能。随着IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的电子封装的I/O引脚数也相应增加，但是传统的四边扁平无引脚封装件，单圈的引脚围绕芯片载体呈周边排列，限制了 I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要。传统的引线框架无台阶式结构设计，无法有效的锁住塑料材料，导致引线框架与塑封材料结合强度低，易于引起引线框架与塑封材料的分层甚至引脚或芯片载体的脱落，而且无法有效的阻止湿气沿着引线框架与塑封材料结合界面扩散到电子封装内部，从而严重影响了封装体的可靠性。传统QFN产品由于芯片载体的尺寸远远大于周边排列的引脚的尺寸，在焊接在PCB等电路板时，芯片载体下的大面积焊料易造成封装体的漂移，从而导致周边排列的引脚焊接的失效。传统QFN产品在塑封工艺时需要预先在引线框架背面粘贴胶带以防止溢料现象，待塑封后还需进行去除胶带、塑封料飞边等清洗工艺，增加了封装成本增高。使用切割刀切割分离传统的四边扁平无引脚封装件，切割刀在切割塑封材料的同时也会切割到引线框架金属，不仅会造成切割效率的降低和切割刀片寿命的缩短，而且会产生金属毛刺， 影响了封装体的可靠性。因此，为了突破传统QFN的低I/O数量的瓶颈，提高封装体的可靠性和降低封装成本，急需研发一种高可靠性、低成本、高I/O密度的QFN封装及其制造方法。
技术实现思路
本专利技术提供了一种高密度、面阵引脚排列的QFN封装及其制造方法，以达到突破传统QFN的低I/O数量的瓶颈和提高封装体的可靠性的目的。为了实现上述目的，本专利技术采用下述技术方案本专利技术提出一种面阵引脚排列四边扁平无引脚封装件结构，包括芯片载体，多个引脚，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。芯片载体配置于封装件结构的中央部位，具有凹槽结构和用于接地的引脚，四边边缘部位沿厚度方向具有台阶式结构，具有上表面、下表面和台阶表面。多个引脚在封装件结构中呈面阵排列分布，具有上表面、下表面和台阶表面，沿厚度方向具有台阶式结构，其中每个引脚包括配置于该上表面的内引脚和配置于该下表面的外引脚。金属材料层配置于芯片载体和多个引脚的上表面和下表面位置。IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。绝缘填充材料配置于多个引脚的台阶式结构下和芯片载体的凹槽中，支撑、保护多个引脚和芯片载体。粘贴材料配置于IC芯片与芯片载体上表面的金属材料层中间或者IC芯片与多个引脚上表面的金属材料层中间，固定IC芯片于多个引脚或者芯片载体上。IC芯片上的多个键合焊盘通过金属导线连接至多个配置有金属材料层的内引脚和配置有金属材料层的芯片载体的上表面，以实现电气互联。塑封材料包覆密封上述IC芯片、粘贴材料、金属导线、芯片载体和多个引脚的部分区域和部分金属材料层，暴露出配置于芯片载体和多个引脚下表面的金属材料层。根据本专利技术的实施例，面阵引脚排列的QFN封装件具有面阵排列分布的引脚。根据本专利技术的实施例，在封装件结构中呈面阵排列分布的引脚具有台阶式结构。根据本专利技术的实施例，配置于封装件结构的中央部位的芯片载体具有凹槽结构。根据本专利技术的实施例，配置于封装件结构的中央部位的芯片载体具有台阶式结构。根据本专利技术的实施例，在封装件结构中呈面阵排列分布的引脚的横截面形状呈圆形形状。根据本专利技术的实施例，在封装件结构中呈面阵排列分布的引脚的横截面形状呈矩形形状。根据本专利技术的实施例，面阵排列的引脚的排列方式为平行排列。根据本专利技术的实施例，面阵排列的引脚的排列方式为交错排列。根据本专利技术的实施例，芯片载体和多个弓I脚上表面和下表面配置有金属材料层。根据本专利技术的实施例，芯片载体和多个引脚上表面和下表面配置的金属材料层包括镍(Ni)、钯(Pd)、金(Au)金属材料。根据本专利技术的实施例，用含银颗粒的环氧树脂或者胶带等粘贴材料将IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。根据本专利技术的实施例，多个引脚台阶式结构下配置绝缘填充材料。根据本专利技术的实施例，芯片载体的凹槽结构中配置绝缘填充材料。根据本专利技术的实施例，多个引脚台阶式结构下和芯片载体的凹槽结构中配置绝缘填充材料种类是热固性塑封材料，或者塞孔树脂、油墨以及阻焊绿油等材料。根据本专利技术的实施例，芯片载体的周边部位作为接地区域，通过金属导线连接至芯片上的键合焊盘。本专利技术提出一种面阵引脚排列四边扁平无引脚封装件制造方法，包括以下步骤步骤1 配置掩膜材料层对薄板基材进行清洗和预处理，在薄板基材的上表面和下表面配置具有窗口的掩膜材料层图形。步骤2 配置金属材料层在配置于薄板基材上表面和下表面的掩膜材料层的窗口中配置金属材料层。步骤3 下表面选择性部分蚀刻移除薄板基材下表面的掩膜材料层，以金属材料层为抗蚀层，对薄板基材下表面进行选择性部分蚀刻，形成凹槽结构。步骤4:配置绝缘填充材料在薄板基材下部分经选择性半蚀刻形成的凹槽结构中填充绝缘材料。步骤5 上表面选择性部分蚀刻移除薄板基材上表面的掩膜材料层，以金属材料层为阻蚀层，对薄板基材上表面进行选择性部分蚀刻，形成具有台阶式结构的多个引脚，形成具有台阶式结构、凹槽结构和用于接地的引脚的芯片载体。步骤6:配置IC芯片通过含银颗粒的环氧树脂树脂或者胶带等粘贴材料将IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上步骤7 金属导线键合连接IC芯片上的多个键合焊盘通过金属导线分别连接至多个配置有金属材料层的内引脚和配置有金属材料层的芯片载体的上表面，以实现电气互联本文档来自技高网...
【技术保护点】
１．一种面阵引脚排列四边扁平无引脚封装件结构，其特征在于包括：芯片载体，配置于封装件结构的中央部位，具有凹槽结构和用于接地的引脚，四边边缘部位沿厚度方向具有台阶式结构，具有上表面、下表面和台阶表面；多个引脚，配置于芯片载体四周，或者在封装件结构中呈面阵排列分布，具有上表面、下表面和台阶表面，沿厚度方向具有台阶式结构，其中每个引脚包括配置于该上表面的内引脚和配置于该下表面的外引脚；金属材料层，配置于芯片载体和多个引脚的上表面和下表面位置；ＩＣ芯片，配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上；粘贴材料，配置于ＩＣ芯片与芯片载体上表面的金属材料层中间或者ＩＣ芯片与多个引脚上表面的金属材料层中间；绝缘填充材料，配置于多个引脚的台阶式结构下和芯片载体的凹槽中；金属导线，ＩＣ芯片上的材料层。多个键合焊盘通过金属导线分别连接至多个配置有金属材料层的内引脚和配置有金属材料层的芯片载体的上表面；塑封材料，包覆密封上述ＩＣ芯片、粘贴材料、金属导线、芯片载体和多个引脚的部分区域和部分金属材料层，暴露出配置于芯片载体和多个引脚下表面的金属
【技术特征摘要】
【专利技术属性】
技术研发人员：秦飞，夏国峰，安彤，武伟，刘程艳，朱文辉，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。