制造非易失性存储器件的方法技术

本发明专利技术公开了一种制造非易失性存储器件的方法，所述方法包括以下步骤：在半导体衬底之上形成隧道绝缘层；在所述隧道绝缘层之上形成包含第一浓度的第一杂质离子的电荷陷阱层；在所述电荷陷阱层之上形成包含第二浓度的第二杂质离子的补偿层；使所述补偿层内的第二杂质离子向所述电荷陷阱层扩散；去除所述补偿层；在所述电荷陷阱层的表面上形成电介质层；以及在所述电介质层上形成用于控制栅极的导电层。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及，更具体而言，涉及制造能够对电荷陷阱层中的杂质离子浓度进行补偿的非易失性存储器件的方法。
技术介绍
在非易失性存储器件中，正在积极地开发具有对高集成度有利的结构的NAND快闪存储器件。在NAND快闪存储器件中，可以通过控制存储单元的电荷陷阱层中所捕获/储存的电子来用期望的阈值电压对存储单元编程。可以通过对形成在电荷陷阱层之上的控制栅极施加特定的电压，来对在执行编程时被捕获进电荷陷阱层中的电荷的量进行控制，其中，在所述电荷陷阱层与所述控制栅极之间形成有电介质层。因此，施加于控制栅极的电压与在电荷陷阱层上感应的电压之比、即耦合比成为确定NAND快闪存储器件的操作特性的重要因素。具体而言，当耦合比保持恒定时，可以防止与器件的阈值电压有关的分布特性恶化，而不出现异常编程单元(APC)。另外，也可以防止读取操作失败。但是，耦合比可能因电荷陷阱层中出现的耗尽现象而发生变化。电荷陷阱层主要由包含杂质离子的多晶硅形成。由于在后续工艺中产生的热，电荷陷阱层中所含的杂质离子可能持续地向外释放。如果电荷陷阱层中所含的杂质离子的浓度过度地降低，则出现耗尽现象，这可能使器件的阈值电压的分布特性恶化并导致读取操作失败。为了解决以上问题，在形成包含杂质离子的电荷陷阱层之后，可以通过另外的离子注入工艺向电荷陷阱层中注入另外的杂质离子。但是，另外的杂质离子也可能被注入到不希望被注入的部分中(例如，半导体衬底中用作沟道的有源区)，并因此存储单元的阈值电压Vt会发生偏移。
技术实现思路
本专利技术的示例性实施例涉及，所述非易失性存储器件能够通过使补偿层内的杂质离子扩散至电荷陷阱层中的方式来补偿电荷陷阱层中的杂质离子的浓度。根据本说明书的一个示例性方面，一种包括以下步骤在半导体衬底之上形成隧道绝缘层；在隧道绝缘层之上形成包含第一浓度的第一杂质离子的电荷陷阱层；在电荷陷阱层之上形成包含第二浓度的第二杂质离子的补偿层；使补偿层内的第二杂质离子向电荷陷阱层扩散；去除补偿层；在电荷陷阱层的表面上形成电介质层；以及在电介质层上形成用于控制栅极的导电层。根据本说明书的另一个示例性方面，一种包括以下步骤在半导体衬底之上形成隧道绝缘层；在隧道绝缘层之上形成包含第一浓度的第一杂质离子的电荷陷阱层；沿着电荷陷阱层的表面形成包含第二浓度的第二杂质离子的第一电介质层；使第一电介质层内的第二杂质离子向电荷陷阱层扩散；在第一电介质层之上层叠第二电介质层和第三电介质层；以及在第三电介质层上形成用于控制栅极的导电层。在形成第一电介质层之前，所述方法还可以包括以下步骤将隧道绝缘层和电荷陷阱层图案化以暴露出半导体衬底；刻蚀暴露的半导体衬底以形成沟槽；以及用隔离绝缘层填充沟槽。隔离绝缘层的上表面可以比电荷陷阱层的上表面低并且比隧道绝缘层的上表面尚O在形成隔离层之后，图案化了的电荷陷阱层的表面可以在形成第一电介质层期间被氧化。在形成隔离层之后，所述方法还可以包括以下步骤将图案化了的电荷陷阱层的表面氧化来形成氧化物层；以及去除氧化物层以减小电荷陷阱层的上侧的宽度。第一电介质层可以由固溶体状态的磷硅酸盐玻璃(PSG)或硼硅酸盐玻璃(BSG)形成。第二电介质层可以由氮化物层形成，而第三电介质层可以由氧化物层形成。电荷陷阱层可以包括用硅(Si)源气体和包含第一杂质离子的气体形成的掺杂的多晶娃层。电荷陷阱层可以包括通过向用硅(Si)源气体形成的未掺杂的多晶硅层中注入第一杂质离子来形成的掺杂的多晶硅层。第一杂质离子可以包括3价离子或5价离子，而第二浓度可以比第一浓度高。另外，第二杂质离子可以具有与第一杂质离子相同的3价离子或5价离子。根据本说明书的另一个示例性方面，一种包括以下步骤在半导体衬底之上形成掺杂有第一浓度的第一杂质离子的电荷陷阱层；使电荷陷阱层图案化以在被图案化的电荷陷阱层之间的衬底上形成沟槽；用隔离层填充沟槽以暴露出被图案化的电荷陷阱层的上侧；在电荷陷阱层之上形成掺杂有比第一浓度高的浓度的第二杂质离子的补偿层；以及使补偿层内的第二杂质离子向电荷陷阱层扩散。附图说明图IA至图IH是表示根据本说明书的第一示例性实施例的形成非易失性存储器件的图案的方法的截面图；图2A至图2C是表示根据本说明书的第二示例性实施例的形成非易失性存储器件的图案的方法的截面图；以及图3A至图3C是表示根据本说明书的第三示例性实施例的形成非易失性存储器件的图案的方法的截面图。具体实施例方式下面将参照附图详细描述本说明书的示例性实施例。提供附图是为了使本领域普通技术人员能实施和使用本说明书的示例性实施例。图IA至图IH是表示根据本说明书的第一示例性实施例的形成非易失性存储器件的方法的截面图。具体而言，下面参照图IA至图IH以实例的形式描述制造NAND快闪存储器件的方法。参照图1A，根据本示例性实施例的半导体衬底101包括有源区A和隔离区。在半导体衬底101的各个隔离区中形成包括沟槽107和隔离层109的隔离结构。此外，在半导体衬底101的有源区A之上形成图案化了的隧道绝缘层103和电荷陷阱层105。有源区A 被限定为衬底的在彼此分隔开的多个隔离结构之间的部分。下面详细描述形成隔离结构的方法的实例以及将隧道绝缘层103和电荷陷阱层 105图案化的方法的实例。首先，在半导体衬底101中形成阱(未示出)。然后，在已被执行了用于控制存储单元的阈值电压的离子注入工艺的半导体衬底101之上层叠隧道绝缘层103、电荷陷阱层 105和隔离硬掩模图案(未示出)。隧道绝缘层103可以包括氧化物层，并可以通过使用氧化工艺或沉积工艺来形成。电荷陷阱层105可以由包含第一杂质离子的多晶硅层(即，掺杂的多晶硅层)形成。可以通过使用硅(Si)源气体和包含第一杂质离子的气体来形成包含第一杂质离子的多晶硅层。作为替代的方案，可以通过使用硅(Si)源气体形成未掺杂的多晶硅层并将第一杂质离子注入到所述未掺杂的多晶硅层中来形成包含第一杂质离子的多晶硅层。可以使用SiH4或SiH2Cl2气体作为硅(Si)源气体。根据要掺杂到多晶硅层中的杂质离子类型，包含第一杂质离子的气体可以是包含3价离子或5价离子的气体。例如，在想要在多晶硅层中掺杂诸如磷(P)的5价离子的情况下，可以使用PH3气体作为包含杂质离子的气体。在半导体衬底101的有源区A之上形成隔离硬掩模图案。此外，隔离硬掩模图案被形成为使形成在隔离区之上的电荷陷阱层105暴露。通过使用隔离硬掩模图案作为刻蚀掩模来去除暴露的电荷陷阱层105。据此，使形成在半导体衬底101的隔离区之上的隧道绝缘层103暴露。然后，通过使用隔离硬掩模图案作为刻蚀掩模来去除暴露的隧道绝缘层 103，从而使半导体衬底101的隔离区暴露。然后通过使用隔离硬掩模图案作为刻蚀掩模来将暴露的半导体衬底101刻蚀至预定的深度，从而形成多个沟槽107。然后，可以去除隔离硬掩模图案。在形成沟槽107之后，在半导体衬底之101上形成具有足以填充沟槽107的内部的厚度的隔离层109。然后，执行抛光工艺以使电荷陷阱层105暴露。可以通过使用化学机械抛光(CMP)工艺来执行抛光工艺。据此，可以形成具有与电荷陷阱层105相同高度的隔离层109。通过形成隔离层109，限定出被隔离层109和沟槽107彼此分隔开的多个有源区 A本文档来自技高网...

【技术保护点】
１．一种制造非易失性存储器件的方法，所述方法包括以下步骤：在半导体衬底之上形成隧道绝缘层；在所述隧道绝缘层之上形成包含第一浓度的第一杂质离子的电荷陷阱层；在所述电荷陷阱层之上形成包含第二浓度的第二杂质离子的补偿层；使所述补偿层内的第二杂质离子向所述电荷陷阱层扩散；去除所述补偿层；在所述电荷陷阱层的表面上形成电介质层；以及在所述电介质层上形成用于控制栅极的导电层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李命植，金眞求，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR