ＣＭＯＳ晶体管及其制作方法技术

本发明专利技术提出一种ＣＭＯＳ晶体管及其制作方法。其中ＣＭＯＳ晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的ＰＭＯＳ有源区和ＮＭＯＳ有源区，ＰＭＯＳ有源区与ＮＭＯＳ有源区相邻，其中，ＰＭＯＳ有源区形成有ＰＭＯＳ晶体管，ＮＭＯＳ有源区形成有ＮＭＯＳ晶体管；在半导体衬底上形成层间介质层，且层间介质层覆盖ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，所述层间介质层的材料为氮氧化硅。本发明专利技术改善多晶硅栅极之间的漏电流，提高半导体器件的电性能。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作领域，尤其涉及CMOS晶体管及其制作方法。
技术介绍
互补式金属氧化物半导体(CMOS)晶体管是现代逻辑电路中的基本单元，其中包 含PMOS与NM0S，而每一个PMOS (NMOS)晶体管都位于掺杂井上，且都由栅极(Gate)两侧基 底中ρ型(η型)极/漏极区以及源极区与漏极区间的通道(Channel)构成。现有形成CMOS的工艺如图1至图3，参考图1，首先提供半导体衬底100，所述半 导体衬底100内包括η型掺杂阱102、P型掺杂阱104与隔离结构106，其中位于η型掺杂 阱102上方与隔离结构106相邻的区域为PMOS有源区108，位于ρ型掺杂阱104上方与隔 离结构106相邻的区域为匪OS有源区110。接着于PMOS有源区108与匪OS有源区110上 形成栅介电层112，再于PMOS有源区108与NMOS有源区110的栅介电层112上的形成栅极 114a、114b ；用化学气相沉积法在半导体衬底100上形成氮化硅层116。参考图2，接下来于NMOS有源区110上形成第一光刻胶层(未图示)，再以栅极 114a与光刻胶层118为掩膜，向PMOS有源区108的半导体衬底100中注入ρ型离子，于栅 极114a两侧的η型掺杂井102中形成ρ型低掺杂漏极120。于PMOS有源区108上形成第 二光刻胶层(未图示)，再以栅极114b与光刻胶层122为掩膜注入η型离子，于栅极114b 两侧的P型掺杂井104中形成η型低掺杂漏极124。请参照图3，于栅极114a、114b的侧壁形成侧墙126，以形成栅极结构127a、127b ； 接着于NMOS有源区110上形成第三光刻胶层(未图示)，再以栅极结构127a与第三光刻胶 层为掩膜注入P型离子，于栅极结构128a两侧的η型掺杂井102中形成ρ型源极/漏极区 128a ；于PMOS有源区108上形成第四光刻胶层(未图示)，再以栅极结构127b与第四光刻 胶层为掩模注入η型离子，于栅极结构128b两侧的ρ型掺杂井104中形成η型源极/漏极 区 128b。现有半导体器件的制作过程中，通过不断缩小器件尺寸，提高集成度来节省制造 成本。但是在减小半导体器件尺寸的过程中，可能会导致器件内电性能迁移，尤其是CMOS 晶体管中的多晶硅栅极之间的会产生漏电流。
技术实现思路
本专利技术解决的问题是提供一种CMOS晶体管及其制作方法，防止器件内电性能迁 移，以及防止CMOS晶体管中的多晶硅栅极之间产生漏电。本专利技术提供一种CMOS晶体管的制作方法，包括提供半导体衬底，所述半导体衬 底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有 源区相邻，其中，PMOS有源区形成有PMOS晶体管，NMOS有源区形成有NMOS晶体管；在半导 体衬底上形成层间介质层，且层间介质层覆盖PMOS晶体管和NMOS晶体管，所述层间介质层 的材料为氮氧化硅。本专利技术还提供一种CMOS晶体管，包括半导体衬底，所述半导体衬底包括隔离结 构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻；位 于PMOS有源区半导体衬底上的PMOS晶体管；位于NMOS有源区半导体衬底上的NMOS晶体 管；位于半导体衬底上且覆盖PMOS晶体管和NMOS晶体管的层间介质层，所述层间介质层的 材料为氮氧化硅。与现有技术相比，本专利技术具有以下优点层间介质层的材料采用氮氧化硅，由于氮 氧化硅的强绝缘特性，能在半导体器件集成度不断提高的过程中，改善多晶硅栅极之间的 漏电流，提高半导体器件的电性能。附图说明图1至图3是现有制作CMOS晶体管的示意图；图4是本专利技术制作CMOS晶体管的具体实施方式流程图；图5至图8是本专利技术制作CMOS晶体管的实施例示意图；图9和图10是在侧墙临界尺寸变化的情况下采用不同材料的层间介质层漏电流 与累积概率的关系。具体实施例方式本专利技术制作CMOS晶体管的工艺流程如图5所示，执行步骤S11，提供半导体衬底， 所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有 源区与NMOS有源区相邻，其中，PMOS有源区形成有PMOS晶体管，NMOS有源区形成有NMOS 晶体管；执行步骤S12，在半导体衬底上形成层间介质层，且层间介质层覆盖PMOS晶体管和 NMOS晶体管，所述层间介质层的材料为氮氧化硅。基于上述实施方式形成的CMOS晶体管，包括半导体衬底，所述半导体衬底包括 隔离结构、位于隔离结构之间的PMOS有源区和WOS有源区，PMOS有源区与WOS有源区相 邻；位于PMOS有源区半导体衬底上的PMOS晶体管；位于NMOS有源区半导体衬底上的NMOS 晶体管；位于半导体衬底上且覆盖PMOS晶体管和NMOS晶体管的层间介质层，所述层间介质 层的材料为氮氧化硅。下面结合附图对本专利技术的具体实施方式做详细的说明。图5至图8是本专利技术制作CMOS晶体管的实施例示意图。如图5所示，首先提供半 导体衬底200，所述半导体衬底200内包括η型掺杂阱202、ρ型掺杂阱204、位于η型掺杂 阱202和ρ型掺杂阱204之间的隔离结构206，其中位于η型掺杂阱202上方与隔离结构 206相邻的区域为PMOS有源区208，位于ρ型掺杂阱204上方与隔离结构206相邻的区域 为匪OS有源区210 ；接着于PMOS有源区208与匪OS有源区210的半导体衬底200上形成 栅介电层212，栅介电层212的材料可以是氧化硅等，所述形成栅介电层212的方法为热氧 化法或化学气相沉积法或物理气相沉积法等；再于PMOS有源区208与NMOS有源区210的 栅介电层212上的形成栅极214a、214b，其中，形成栅极214a、214b的工艺为用化学气相沉 积或等离子体增强化学气相沉积法在栅介电层212上形成多晶硅层，再于多晶硅层上旋涂 图案化光刻胶层，定义栅极图形，以图案化光刻胶层为掩膜，刻蚀多晶硅层和栅介电层212 至露出半导体衬底200，形成栅极214a、214b。如图6所示，用旋涂法在PMOS有源区208的半导体衬底200上形成第一光刻胶层 (未图示)，且第一光刻胶层覆盖栅极214a ；以栅极214b与第一光刻胶层为掩膜向NMOS有 源区210的半导体衬底200内注入η型离子，于栅极214b两侧的ρ型掺杂阱204中形成η 型低掺杂漏极224。本实施例中，所述η型离子可以是砷离子或磷离子，但不局限于此，其中注入剂量 为 5. 0E14ion/cm2 6. 0E14ion/cm2,能量为 2Kev 3Kev。继续参考图6，灰化法去除第一光刻胶层后，用旋涂法在NMOS有源区210的半导体 衬底200上形成第二光刻胶层(未图示)，且第二光刻胶层覆盖栅极214b ；以栅极214a与 第二光刻胶层为掩膜向PMOS有源区208的半导体衬底200中注入ρ型离子，于栅极214a 两侧的η型掺杂井202中形成ρ型低掺杂漏极220。本实施例中，所述ρ型离子可以是硼离子，但不局限于此，其中注入离子剂量为 5. OE 13ion/cm2 1. 0E14ion/cm2，會邑量为 5Kev 6Kev。接着，灰化法去除第二光刻胶层。上述形成ρ型低掺杂漏极本文档来自技高网...

【技术保护点】
一种ＣＭＯＳ晶体管的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的ＰＭＯＳ有源区和ＮＭＯＳ有源区，ＰＭＯＳ有源区与ＮＭＯＳ有源区相邻，其中，ＰＭＯＳ有源区形成有ＰＭＯＳ晶体管，ＮＭＯＳ有源区形成有ＮＭＯＳ晶体管；在半导体衬底上形成层间介质层，且层间介质层覆盖ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，所述层间介质层的材料为氮氧化硅。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈亮，杨林宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]