形成一半导体元件的方法技术

本发明专利技术提供一种半导体元件，像是Ｐ通道金属－氧化物－半导体场效应电晶体或Ｎ通道金属－氧化物－半导体场效应电晶体，其具有应变通道区域，借由形成一栅极堆叠后，在源极区域及漏极区域形成凹进区来形成此半导体元件。接着，去除此栅极堆叠下的基板，然后，在此栅极堆叠下的源极区域及漏极区域中形成一磊晶层。在源极区域及漏极区域中的此磊晶层可被掺杂。在一实施例中，在此栅极堆叠下的磊晶层较低的部份被掺杂，其传导类型与源极区域及漏极区域的传导类型相反。在另一实施例中，此磊晶层未被掺杂。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，特别是涉及一种金属-氧化物_半导体场效应电晶体(metal-oxide-semiconductor field-effect transistor)及 其制造方法。
技术介绍
数十年来，借由缩小金属-氧化物-半导体场效应电晶体的尺寸，包 含缩短栅极长度及栅极氧化物厚度，可用以增进金属-氧化物-半导体场 效应电晶体的速度及效能，并提高集成电路的密度，及降低成本。为了进 一步提升电晶体的效能，在制造金属-氧化物-半导体场效应电晶体时，将 应变通道设置于部分半导体基板。应变通道用于P通道金属-氧化物-半 导体场效应电晶体或N通道金属-氧化物-半导体场效应电晶体，可增加 载子迁移率，使其效能增加。 一般而言，由N通道金属-氧化物-半导体 场效应电晶体的源极至漏极的方向引出 一拉张应力，可增加电子迁移率。 另一方面，由P通道金属-氧化物-半导体场效应电晶体的源极至漏极的 方向引出一压缩应力，可增加电洞迁移率。有数种方法可在电晶体的通道 区域引出应力。其中一种方法，在硅基板上方形成一应力层，像是硅锗(silicon germanium),借此引出应力。由于此硅基板及其上覆的硅锗具有不同的晶 格结构，而产生一应力层，使得电晶体的通道区域产生一应力。上述的方法，会在硅锗层上形成一硅覆盖层，用以防止氧化锗形成及有 助于形成一栅极氧化物。然而，此硅覆盖层的工艺相当难以控制，再者，在 才册极氧化物的工艺中仍会产生硅锗氧化物(silicon germanium oxide),此 珪锗氧化物通常有高介面能态密度(interface state density; Dit)及本 体缺陷(bulk trap),使得电晶体的效能低落。基于上述原因，需要一种在通道区域引出应力的方法，借此提高电晶 体的效能。
技术实现思路
本专利技术的主要目的在于，克服现有的方法存在的缺陷，而提供一种新 的，所要解决的技术问题是使其形成一种具有应 变通道区域的半导体元件。借此，在通道区域引出应力以提高半导体元件的效能，乂人而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种，该方法包含提供一基板； 形成一栅极介电质于该基板上；形成一4册极电极于该栅极介电质上；弄凹 该基板于该栅极电极的反面的下方，借此形成一凹部；以及磊晶成长一磊 晶层于该凹部中。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的方法，其中所述的凹部有一厚度为600埃至800埃。 前述的方法，其中所述的磊晶成长的步骤包含 磊晶成长该磊晶层于该栅极电极的 一较低的面的上方。 前述的方法，还包含掺杂一第一传导类型的多个离子于该磊晶层的一第一部分中；以及 掺杂一第二传导类型的多个离子于该磊晶层的一第二部分中；其中该第一传导类型不同于该第二传导类型。 前述的方法，其中所述的第一部分再被掺杂。 前述的方法，其还包含掺杂于该磊晶层的一较高的部分，未掺杂于该磊晶层的一较低的部分 其下伏于该较高的部分。前述的方法，其中所述的弄凹的步骤包含 执行一非等向性蚀刻；以及执行一侧面等向，蚀刻。、B、、、々、、、、'，, ，专利技术提出的一种，该方法包含提供一基板；形 成一栅极堆叠于该基板上；形成一凹部于该栅极堆叠的一面的下方，借此 于该栅极堆叠下方的该基板有一凸起面；形成一磊晶层于该凹部中，该磊 晶层基本上填充至该栅极堆叠下方的该凹部；以及形成一源极区域及一栅 极区域于该磊晶层中且于该栅极堆叠的反面上。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的栅极堆叠包含一柵极介电质；以及一栅极电极；其中该蟲晶层延伸于该栅极介电质的 一较低的面的上方。 前述的方法，还包含掺杂一第一传导类型的多个离子于该磊晶层的一第一部分中；以及掺杂一第二传导类型的多个离子于该磊晶层的一第二部分中；其中该第一传导类型不同于该第二传导类型。前述的方法，其中所述的第一部分再被掺杂。前述的方法，其还包含掺杂于该磊晶层的一较高的部分，未掺杂于该磊晶层的一较低的部分 其下伏于该较高的部分。前述的方法，其中所述的栅极堆叠有一深度为600埃至800埃。本专利技术的目的及解决其技术问题另外还采用以下技术方案来实现。依 据本专利技术提出的一种，其特征在于该方法包含 提供一基板；形成一栅极堆叠于该基板上；形成多个凹部于该基板中且于 该栅极堆叠的反面上；穿透该栅极堆叠下方，借此产生一隧道于该栅极堆 叠下方；穿透之后，以一具有不同于该基板的晶格结构的一层填充至该隧 道及该些凹^卩；以及形成一源极区域及一4册极区域于该层中且于该4册极堆叠的反面上。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的斥册极堆叠包含一栅极介电质；以及一栅极电极；其中该磊晶层延伸于该栅极介电质的 一较低的面的上方。 前述的方法，还包含掺杂一第一传导类型的多个离子于该磊晶层的一第一部分中；以及 掺杂一第二传导类型的多个离子于该磊晶层的一第二部分中；其中该第一传导类型不同于该第二传导类型。 前述的方法，其中所述的第一部分再被掺杂。 前述的方法，还包含掺杂于该层的一较高的部分，未掺杂于该层的一较低的部分下伏该较 高的部分。前述的方法，其中所述的栅极堆叠有一深度为600埃至800埃。 前述的方法，其中位于该栅极堆叠下的基板比位于该源极区域及该栅 极区域的基板高。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本专利技术的主要
技术实现思路
如下为了达到上述目的，依照本专利技术一实施例，在一基板上形成一栅极介 电质及栅极电极，借此形成一半导体元件。在此栅极电极反面的下方弄凹 此基板。接着，在凹部形成一磊晶层，此磊晶层可被掺杂，用以形成源极 区域及漏极区域。在此栅极电极下的此磊晶层及其较低的部分可被掺杂或 不掺杂，若其被掺杂，则其传导特性相反于源极区域及漏极区域。另外，为了达到上述目的，依照本专利技术另一实施例，在一基板上形成一栅极堆叠，借此形成一半导体元件。接着，在此4册极堆叠下的源极区域及 漏极区域中的形成一 凹部，借此在此栅极堆叠下方的此基板有 一 凸起面。 在凹部形成一磊晶层，其中此磊晶层基本上填充至此栅极堆叠下方的此凹 部。接着，在该栅极堆叠的反面上形成源极区域及栅极区域。在此栅极堆 叠下的此磊晶层的及其较低的部分可被掺杂或不掺杂，若其被掺杂，则其 传导特性相反于源极区域及漏极区域。再者，为了达到上述目的，依照本专利技术又一实施例，在一基板上形成一 4册极堆叠，借此形成一半导体元件。在此4册极堆叠下的源极区域及漏极区 域中形成一凹部。借此在此栅极堆叠下产生一隧道。接着， 一具有不同于 此基板及源极区域及栅极区域晶格结构的 一层填充至此凹部。在此栅极电 极下的此磊晶层的及其较低的部分可被掺杂或不掺杂，若其被掺杂，则其 传导特性相反于源极区域及漏极区域。借由上述技术方案，本专利技术至少具有下列优点本专利技术形成一种具有应变通道区域的半导体元件，借此，在通道区域 引出应力以提高半导体元件的效能。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的 技术手^:，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和 其他目的、特征和优点能够更明显易懂，以下特举本文档来自技高网...

【技术保护点】
一种形成一半导体元件的方法，其特征在于该方法包含：　提供一基板；　形成一栅极介电质于该基板上；　形成一栅极电极于该栅极介电质上；　弄凹该基板于该栅极电极的反面的下方，借此形成一凹部；以及　磊晶成长一磊晶层于该凹部中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：游明华，黄泰钧，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]