半导体器件制造技术

一种制造半导体器体的方法，包括步骤：在半导体层上形成第一绝缘膜，在绝缘膜上形成栅电极，将第一绝缘膜刻图成为第二绝缘膜，使半导体层一部分露出，而第二绝缘膜的延伸部分超过栅电极的侧边，用栅电极和栅绝缘膜的延伸部分作掩模进行离子掺杂，形成杂质区。改变离子掺杂条件来控制掺入杂质的半导体层的区域和其中的杂质浓度。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别涉及形成在绝缘表面上的薄膜型绝缘栅场效应晶体管，所述绝缘表面可以是像玻璃的绝缘基片的表面，或是在硅片上形成的氧化硅绝缘膜。本专利技术特别适用于在变形温度为750℃或更低温度的玻璃基片上形成的TFT(薄膜晶体管)的制造。本专利技术还涉及使用绝缘表面上的TFTs的半导体集成电路，所述TFTs是用工艺温度为650℃或更低温度的工艺制成的。本专利技术的半导体集成电路适合于作液晶显示的有源矩阵，图像传感器的驱动电路，三维集成电路，或SOI集成电路，或诸如微处理机、微型计算机，微型计算器或半导体存储器等等的常规半导体集成电路。实际上，本专利技术有利于在基本上形成有源矩阵电路和外围驱动电路的单片型有源矩阵。近来，已研究了绝缘基片上的绝缘栅场效应半导体器件(MOSFET)的结构。绝缘基片上的半导体集成电路结构有利于改进电路的工作速度，因为，在该结构中没有存在于绝缘基片与布线之间的杂散电容，而这种杂散电容存在于使用半导体基片的常规半导体集成电路中。MOSFET形成在绝缘基片上，并具有称之为薄膜晶体管(TFT)的薄膜式有源区。而且，现有的器件中的半导体集成电路是形成在透明基片上，例如，像液晶显示器或图像传感器的光器件。由于，这些器件需要形成在大面积上，TFT的制造工艺需要在较低温度下进行。而且，由于在基片上的具有许多外引出端的器件其所述外引出端与外部电路的连接困难，曾建议这些外部电路相应电路以单片形式形成在同一绝缘基片上。图7显示了这种单片式集成电路的一个实例的方框图。图中示出了单片式有源矩阵电路。在一个基片7上有有源矩阵电路3，外围驱动电路1和2，和连接有源矩阵电路和外围驱动电路的母线5和6。有源矩阵电路3包括许多象素4，每个象素包括TFT8，与像液晶的光调制介质10连接的象素电极9。在该结构中，避免了上述的减化连接问题。但是，驱动电路的TFT与有源矩阵电路的TFT所需的电特性通常不同。例如，当反射基极电压加到栅电极时，有源矩阵电路需要有足够低的漏电流特性(断开电流)。另一方面，外围驱动电路要求有足够高的迁移率。假若形成具有1000根以上的扫描线的单片式有源矩阵器件，外围驱动电路中的这些TFT必须有大于150cm2/Vs的迁移率，并且，有源矩阵电路中的漏极电流的ON/OFF比必须是7位数以上。用非单晶半导体制作TFT几乎不可能同时获得这些特性。已建议将结晶TFT用作有源矩阵液晶器件或图象传感器器件。图3A-3F是按现有技术制造TFT的方法实例的剖视图。参看图3A，在基片301上形成底层薄膜302，和结晶硅的有源层303。用氧化硅之类的材料在有源层上形成绝缘膜304。然后，用掺磷的多晶硅，钽，钛或铝等形成栅电极305。以该栅电极用作掩模，用适当的方法，例如用自对准离子掺杂法，将杂质元素(磷或硼)掺入有源层303中，由此形成含较低杂质浓度的杂质区306和307，因此，具有较高电阻值。这些区域306和307本专利技术人在后面称之为高阻区(HRD高电阻率漏区)。栅电极下面的设有被掺杂的有源层部分将成为沟道区。之后，用激光或热源，如热炽灯激活已掺杂区(图3B)。参看图3C，用等离子CVD或APCVD(大气压CVD)法形成氧化硅绝缘膜308，然后，进行各向异性刻蚀，留下邻近栅电极侧右的绝缘材料309(侧边空白)，如图3D所示。参看图3E，用栅电极305和侧边空白309作掩模，用离子掺杂之类的方法引入杂质，在有源层303中形成有较高杂质浓度的杂质区310和311。杂质区310和311具有低电阻率并成为源区和漏区。因此，有两个独立的步骤将杂质掺入有源层，并在两个掺杂步骤之间有一步各向异性刻蚀步骤。然后，用激光或热炽灯使已掺入的杂质活化。最后，如图3F所示，形成中间层绝缘膜312，在此之后，在源区和漏区形成穿过中间层绝缘膜的连接孔。而且，穿过连接孔采用金属材料如铝形成电极/连线313和314。按照常规半导体集成电路用的已知的LDD技术获得上述的方法，而且，该方法对于在玻璃基片上的薄膜工艺而言存在某些缺陷，这正如下面所讨论的。最初，必须用激光或热炽灯两次激活所加的杂质元素。而且，在这些步骤之间还有各向异性刻蚀步骤，因此，必须将基片从真空室内取出。为此，生产率降低。在用半导体基片的常规半导体电路的情况下，杂质的激活是在杂质掺入完全完成之后(通常是在相当于图3F所示的步骤之后)用热退火处理一次完成的。然而，在玻璃基片上形成TFT的情况下，热退火的高温可能损坏玻璃基片。而且，必须用激光退火或热炽灯退火。然而，这些退火对有源层的作用是有选择的。因此，例如对绝缘材料(侧边空白)309下面的有源层就没有退火。而且，退火步骤必须在每次掺杂后进行。而且，很难准确地形成绝缘材料309。通常，绝缘膜308的厚度为0.5至2微米，而在基片上的底层膜302的厚度是1000至3000埃。而且，在刻蚀绝缘膜308时存在无意间刻蚀了底层膜302并使基片露出的危险。结果，产品合格率不能提高，因为TFT用的基片含有大量的对硅半导体有害的元素。而且，很难精确控制绝缘材料309的厚度，各向异性刻蚀是用等离子干式刻蚀法，例如反应离子刻蚀(RIE)法完成的。但是，由于使用具有绝缘表面的基片与硅基片的使用不同，因而难以精确控制等离子。因而绝缘材料309的形成困难。由于上述的HRD必须做得尽可能的薄，上述精确控制绝缘材料309形成中存在的困难使其难以进行具有质量一致的TFT的大批量生产。本专利技术的目的是，提供一种简化的工艺代替所述的复杂工艺制造的具有高阻区域(HRD)的TFT。这里，HRD不仅仅包括含有较低杂质浓度并具有较高电阻率的区域，还包括尽管掺杂的杂质浓度较高，因为添加了防止所掺杂的杂质激活的元素，而具有较高电阻率的区域。这种元素例如是碳、氧和氮。在邻近沟道区设置HRD区，有可能抑制热载流子产生，减少损坏，提高可靠性。本专利技术的另一个目的是，用较简单的制造工艺，在一个基片上制造高速型TFT和低漏电流型TFT。根据本专利技术的第一种模式，栅电极的表面被氧化，并用该氧化层确定高电阻率区。最好用阳极氧化形成氧化层。用阳极氧化形成氧化层优于用上述的各向刻蚀工艺，因为，阳极氧化层可以精确地控制，可以形成厚度很均匀的1000 以下的厚度或5000 以上的厚度。本专利技术的另一特征是，在上述的阳极氧化层中有两种阳极氧化物。其中一种叫做阻挡层式阳极氧化物，另一种叫做多孔式阳极氧化物。用酸电解质时可形成多孔阳极氧化层。电解质的pH值低于2.0，例如，用草酸水溶液时为0.8-1.1。这种膜的电阻值非常低，因此，膜厚可以容易地增厚。另一方面，阻挡层式阳极氧化物是用较弱的酸或近似于中性电解质时形成的。由于金属不被电解质溶解，所生成的阳极氧化膜变的致密，并有高绝缘性。形成阻挡层式阳极氧化物的电解质的合适的pH值范围是大于2.0，较好是大于3，最好在6.8于7.1之间。但阻挡层式阳极氧化物只能使用含氢氟酸的刻蚀剂刻蚀。多孔式阳极氧化物用磷酸腐蚀液能较容易地刻蚀，并且不会损坏构成TFT的其他材料，例如硅或氧化硅。而且，阻挡层式阳极氧化物和多孔式阳极氧化物均难以用干式刻蚀法刻蚀。特别是，就氧化硅而言，两种阳极氧化物具有足够高的刻蚀选择比。用栅极四周的阳极氧化膜可以确定有源层中的HRD区。作为栅极用的材本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括步骤： 在绝缘表面上形成半导体层； 在所述半导体层上形成第一绝缘膜； 在所述第一绝缘膜上形成栅电极； 在电解液中给所述栅电极加电流，在所述栅电极表面形成第一阳极氧化膜； 用所述阳极氧化膜作掩模刻蚀所述第一绝缘膜，以便变薄或除去所述绝缘膜，由此形成栅绝缘膜； 所述刻蚀之后，除去所述第一阳极氧化膜；和 用所述栅电极和所述栅绝缘膜作掩模，将Ｎ－型或Ｐ－型导电杂质离子掺入所述半导体层中； 其中杂质离子的掺入是用具有较高加速电压和较低加速电压的至少两种不同条件的激光完成的。

【技术特征摘要】
【国外来华专利技术】JP 1993-11-5 301174/93;JP 1993-11-5 301176/931.一种制造半导体器件的方法，包括步骤在绝缘表面上形成半导体层；在所述半导体层上形成第一绝缘膜；在所述第一绝缘膜上形成栅电极；在电解液中给所述栅电极加电流，在所述栅电极表面形成第一阳极氧化膜；用所述阳极氧化膜作掩模刻蚀所述第一绝缘膜，以便变薄或除去所述绝缘膜，由此形成栅绝缘膜；所述刻蚀之后，除去所述第一阳极氧化膜；和用所述栅电极和所述栅绝缘膜作掩模，将N-型或P-型导电杂质离子掺入所述半导体层中；其中杂质离子的掺入是用具有较高加速电压和较低加速电压的至少两种不同条件的激光完成的。2.按权利要求1的方法，其中以所述较高加速电压掺入杂质的步骤中所用的杂质剂量小于以所述较低加速电压掺杂步骤中所用杂质的剂量。3.按权利要求1的方法，还包括在所述掺杂步骤之后进行的用光辐照使所述杂质激活的步骤。4.按权利要求1的方法，还包括以自对准方式将氮、氧和碳中的至少一种离子掺入所述半导体层的一部分中的步骤。5.按权利要求1的方法，还包括在所述掺杂步骤后除去所述栅绝缘膜部分的步骤。6.一种制造半导体器件的方法，包括步骤在绝缘表面形成半导体层，所述半导体层至少包括第一区和第二区;用绝缘层掩盖所述第一区;在第一加速电压下，将第一杂质离子主要掺入所述半导体层的所述第一和第二区中之一;和在与第一加速电压不同的第二加速电压下，将第二杂质离子主要掺入所述半导体层的所述第一和第二区的另一区中。7.按权利要求1的方法，其中所述第一杂质离子和第二杂质离子是相同的。8.一种制造半导体器件的方法，包括步骤在绝缘表面形成半导体层;在所述半导体层的全部表面上形成绝缘膜;在所述绝缘膜上形成栅电极;将所述绝缘膜刻图，成为栅绝缘膜，其方法是使所述绝缘膜延伸超过所述栅电极的侧边但不完全复盖所述半导体层，因此，使所述半导体层部分露出;和用所述栅电极和所述栅绝缘层作掩模，将一种导电类型的杂质掺入所述半导体层中;其中选择所述掺杂步骤的条件，使位于超过所述栅极的所述栅绝缘膜延伸部分下面的半导体层部分在第一浓度下掺入所述杂质，而使半导体层的露出部分在与所述第一浓度不同的第二浓度下掺入所述杂质。9.按权利要求8的方法，其中所述半导体层包括硅。10.按权利要求9的方法，其中所述杂质是从由磷和硼组成的材料组中选出的。11.按权利要求8的方法，其中用在所述栅电极的一个侧面上形成的阳极氧化膜作掩膜对所述绝缘膜构图。12.一种制造半导体器件的方法，包括步骤在绝缘表面形成半导体层;在所述半导体层的全部表面上形成绝缘膜;在所...

【专利技术属性】
技术研发人员：张宏勇，竹村保彦，山口直明，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]