沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法技术

提供了一种通过使沟道顶部边缘圆形化并增加沟道顶部边缘的氧化物量来防止驼峰现象和晶体管的反相窄宽度效应的沟道隔离结构，具有该结构的半导体器件以及沟道隔离方法。在该沟道隔离方法中，在半导体衬底的非作用区域内形成一个沟道。沟道内壁上形成厚度在１０—１５０埃之间的内壁氧化物薄膜。在内壁氧化物薄膜的表面形成一个衬层。用介质薄膜填充沟道。蚀刻部分衬层，使得该氮化硅衬层的顶端可以从半导体衬底的表面凹进。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及沟道(trench)隔离结构、具有该结构的半导体器件以及沟道隔离方法，尤其是涉及一种通过圆形化(rounding)沟道上部角并增加这些区域的氧化物量来防止驼峰(hump)现象和晶体管的反相窄宽度效应(inversenarrow width effect)的沟道隔离结构。一个半导体器件各元件之间的隔离通常是通过局部硅氧化(LOCOS)和沟道隔离来实现的。在这两者中，LOCOS方法的操作简单，并能同时形成宽隔离薄膜和窄隔离薄膜。但是，在LOCOS方法中，边氧化会形成鸟啄形蚀象(bird break)，因而使得隔离区域变宽，导致源／漏区域的有效面积的减少。而且，在LOCOS方法中，取决于热膨胀系数之间的差的应力在域氧化物簿膜的形成过程中集中到氧化物簿膜的边缘，导致在硅衬底上形成晶体缺陷而引起大量的电流泄漏。因此，沟道隔离技术是必不可少的。使用沟道隔离技术，与以上所述的LOCOS技术相比较，可以将隔离区域控制得更小，而且在相同的隔离宽度下，通过在硅衬底上形成一个沟道并用电介质物质(比如氧)来填充这个沟道来使其有效的隔离长度变得更长。在使用沟道来形成隔离的几个操作步骤中，如何形成沟道的轮廓对于制造一个稳定的器件来说非常重要。也就是说，沟道深度、沟道角以及沟道边缘的形状需要适当控制。特别是，当浅沟道隔离(STI)被用于高集成度的半导体器件时，值得提醒的是器件的电特性由沟道的边缘部分的轮廓来确定。附图说明图1是一个用来解释在传统的STI方法中遇到的问题的剖视图。在这里，参考数字1是一个半导体衬底，参考数字3是嵌入STI区域的隔离膜，参考数字5是栅极氧化物簿膜，而参考数字7是栅极电极。如图1所示，以下问题发生在当沟道的边缘部分形成一个几乎为90度的锐角时。首先，一个栅极导电层在形成栅极的过程中覆盖了沟道的上部各角部分，因此，电场集中在沟道的各角处。如图2所示，这会导致使晶体管被两次接通的驼峰现象，和反相窄宽度效应的出现，并引起晶体管性能的降低。图3是表示在STI结构中发生的反相窄宽度效应的曲线图。如曲线图所示，随着晶体管的通道(channel)宽度的减小反相窄宽度效应呈现阈值电压下降。这里，参考字符X代表驼峰现象出现前所获得的数据，而参考字符Y为驼峰现象出现后所获得的数据。在当沟道的边缘部分形成一个几乎为90度的锐角时发生的第二个问题是器件可靠性的降低，比如说，由在沟道边缘部分形成薄栅极氧化物簿膜或者在沟道边缘周围的栅极氧化物簿膜上的电场集中引起的电介质击穿。几种方法被提出来解决上面这些问题。其中一个就是公开于美国专利第5，861，104号和第5，763，315号中。美国专利第5，861，104号所公开的方法是通过改进一个蚀刻沟道的方法来圆形化沟道上部角。美国专利第5，763，315号所公开一种圆形化沟道上部边缘的方法，其中通过使用湿式蚀刻技术或其它该类技术，在半导体衬底上利用晶体平面(100)形成一个高氧化率的平面(111)，以及公开通过增加在沟道上部边缘形成的栅极氧化物簿膜的厚度防止晶体管和栅极氧化物簿膜的可靠性降低的方法。本专利技术意在提供一个结构以在沟道的上部边缘形成一个晶体平面(111)来增加栅极氧化物簿膜的厚度，该栅极氧化物簿膜是在圆形化沟道上部边缘时形成在这些区域上的，因而使得晶体管的特性得到显著改进，以及相应的构成方法。本专利技术的一个目的是提供一个沟道隔离结构，该结构通过增加沟道上部边缘的栅极氧化物簿膜的厚度并同时圆形化沟道的上部边缘来改进晶体管和栅极介质薄膜的可靠性。本专利技术的另一个目的是提供一种具有改进隔离结构的导体器件来防止驼峰现象和反相窄宽度效应。本专利技术再一个目的是提供一种圆形化沟道上部边缘，并因此增加沟道上部边缘的栅极氧化物簿膜的厚度的沟道隔离方法。第一个目的通过一个这样的沟道隔离结构来实现，其包括一个在半导体衬底的非作用区域内形成的沟道，被圆形化的沟道的上部边缘；在沟道内壁上形成的内壁氧化物簿膜；在内壁氧化物簿膜的表面形成的衬层(liner)，该衬层的顶部部从半导体衬底的表面凹进；以及用来填充沟道的介质薄膜，内壁氧化物簿膜和衬层都形成于该沟道中。内壁氧化物簿膜的厚度最好在10-150埃之间，而衬层的顶端最好从半导体衬底的表面凹进0-500埃之间，使得沟道的上部边缘能满意地圆形化。第二个目的通过一种这样的具有沟道隔离结构的半导体器件来实现，其包括一个在半导体衬底的非作用区域内形成的沟道，被圆形化的沟道顶部边缘；在沟道内壁上形成的内壁氧化物簿膜；在内壁氧化物簿膜的表面形成的衬层，衬层的顶部从半导体衬底的表面凹进；用来填充沟道的介质薄膜，内壁氧化物簿膜和衬层都形成于该沟道中；形成于半导体衬底中除了沟道之外的作用区域内的栅极介质薄膜，该栅极介质薄膜的边缘部分比中间部分要厚；以及在栅极介质薄膜上形成的栅极电极。最好半导体衬底中除了沟道之外的表面有一个平面(100)，而沟道的顶部边缘被圆形化的半导体衬底的表面则最好有一个平面(111)。第三个目的通过一种这样的沟道隔离方法来实现，其包括在半导体衬底的非作用区域内形成一个沟道；沟道内壁上形成一个内壁氧化物簿膜；在内壁氧化物簿膜的表面形成一个氮化硅衬层；用介质薄膜填充沟道，蚀刻部分氮化硅衬层，使得该氮化硅衬层的顶部可以从半导体衬底的表面凹进。形成沟道的步骤包括在半导体衬底上形成一个垫层(pad)氧化物簿膜；在垫层氧化物簿膜上形成一个垫层氮化物膜；形成一个蚀刻掩模图形以限定需形成沟道的区域；使用光刻法；利用蚀刻掩模图形通过蚀刻部分半导体衬底形成沟道。用介质薄膜填充沟道的步骤包括将介质薄膜沉积在已形成内壁氧化物簿膜和氮化硅衬层的衬底上；并将介质薄膜的表面平整。介质薄膜的表面的平整是通过化学机械抛光(CMP)或者以使用垫层氮化物薄膜作为蚀刻终止层的深腐蚀技术来实现的。在介质薄膜的表面平整的步骤之后还包括去除残留在半导体衬底的作用区域内的垫层氮化物薄膜的步骤。去除垫层氮化物薄膜步骤之后的步骤是蚀刻氮化硅衬层的某些部分，使得氮化硅衬层的顶端能够从半导体衬底的表面凹进。去除衬层氮化物簿膜的步骤是通过湿式蚀刻来实现。在蚀刻垫层氮化物薄膜以及部分衬层的步骤之后还要包括一个去除垫层氧化物薄膜的步骤。去除垫层氧化物薄膜之后的步骤是氧化半导体衬底的表面。根据本专利技术，沟道上部边缘的氧化物量可以在形成栅极氧化物簿膜的氧化过程中大大增加。这是通过将在沟道内壁形成的内壁氧化物簿膜的厚度限制在一定的程度内以及在衬层的顶部从半导体衬底的表面凹进形成一个凹部来实现。也就是说，半导体衬底上的沟道上部边缘的氧化物量的增加是发生在后来用来形成栅极氧化物簿膜的氧化过程中，虽然并没有打算对沟道的上部边缘进行圆形化，但导致圆形化了沟道的上部边缘。沟道上部边缘的栅极氧化物簿膜的厚度比沟道之外的半导体衬底的作用(active)中心区域要厚。因此，由于沟道上部边缘的电场集中而产生的驼峰现象和反相窄宽度效应可以被抑制，栅极介质薄膜的可靠性能够得到改进。通过参考附图详细描述本专利技术的最佳实施例，以上所述本专利技术的目的及优点将会变得更加清晰；图1是一个用来解释在传统的浅沟道隔离(STI)方法中遇到的问题的剖视图；图2是一个表示用传统的STI方法构成的半导体器件中所发生的驼峰现象的曲线图；图3是本文档来自技高网...

【技术保护点】
一个沟道隔离结构包括： 在半导体衬底的非作用区域内形成的沟道，使该沟道的顶部边缘圆形化； 在沟道内壁上形成的内壁氧化物簿膜； 在内壁氧化物簿膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进； 用来填充沟道的介质薄膜，内壁氧化物簿膜和衬层都形成于该沟道中。

【技术特征摘要】
KR 1999-10-12 43989/991．一个沟道隔离结构包括在半导体衬底的非作用区域内形成的沟道，使该沟道的顶部边缘圆形化；在沟道内壁上形成的内壁氧化物簿膜；在内壁氧化物簿膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进；用来填充沟道的介质薄膜，内壁氧化物簿膜和衬层都形成于该沟道中。2．按照权利要求1的沟道隔离结构，其中内壁氧化物簿膜的厚度在10-150埃之间。3．按照权利要求1的沟道隔离结构，其中内壁氧化物簿膜是通过湿式氧化或干式氧化形成的热氧化物簿膜。4．按照权利要求1的沟道隔离结构，其中衬层的顶端从半导体衬底的表面凹进0-500埃。5．按照权利要求1的沟道隔离结构，其中由氮化硅构成的衬层是通过低压化学蒸汽沉积(LPCVD)形成的。6．按照权利要求1的沟道隔离结构，其中，除了沟道之外，半导体衬底的表面有一个平面(100)，而被圆形化的沟道顶部边缘的半导体衬底的表面则有一个平面(111)。7．一个具有沟道隔离结构的半导体器件包括在半导体衬底的非作用区域内形成的沟道，该沟道的顶部边缘被圆形化；在沟道内壁上形成的内壁氧化物簿膜；在内壁氧化物簿膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进；用来填充沟道的介质薄膜，内壁氧化物簿膜和衬层都形成于该沟道中；形成于除了沟道之外的半导体衬底的作用区域内的栅极介质薄膜，该栅极介质薄膜的边缘部分比中间部分要厚；以及一个在栅极介质薄膜上形成的栅极电极。8．按照权利要求7中的具有沟道隔离结构的半导体器件，其中内壁氧化物簿膜的厚度在10-150埃之间。9．按照权利要求7中的具有沟道隔离结构的半导体器件，其中衬层的顶端从半导体衬底的表面凹进0-500埃。10．按照权利要求7中的具有沟道隔离结构的半导体器件，其中，除了沟道之外的半导体衬底的表面有一个平面(100)，而沟道的顶部边缘被圆形化的半导体衬底的表面则有一个平面(111)。11．一个沟道隔离方法，包括在半导体衬底的非作用区域内形成沟道；沟道内壁上形成内壁氧化物簿膜；在内壁氧化物簿膜的表面形成氮化硅衬层；...

【专利技术属性】
技术研发人员：朴泰绪，朴文汉，朴暻媛，李汉信，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]