CMOS技术中抑制窄宽度效应的方法技术

一种用于制造具有浅沟槽隔离的半导体器件方法，在实施例中包括，在衬底中形成沟槽区，所述沟槽区具有基本上平坦的底部、第一和第二侧壁。该方法在沟槽区的底部、第一和第二侧壁上形成电介质衬垫。电介质衬垫为氮化硅化合物。电介质衬垫使阈值电压随宽度（Ｖ＃－［ｔ］相对Ｗ）的异常增加变为最小，所述阈值电压的异常增加是由于源／漏注入损伤而引起的沟道构形的瞬时增强向上扩散。此外，与亚微米器件中的填隙原子梯度的形成有关的Ｖ＃－［ｔ］与Ｗ的异常增加被降低。通过利用氮化物衬垫，由于硼析出的Ｖ＃－［ｔ］滚降也最小。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术通常是指一种半导体器件的制造。特别是本专利技术涉及通过控制源/漏区的瞬态增强型扩散(Transient Enhanced Diffusion)(TED)来抑制窄宽度效应(narrow width effects)以及MOS晶体管中硼的析出的一种工艺，。
技术介绍
电子工业持续依赖半导体技术的发展以至在更加紧凑的区域中获得更多功能的器件。对于许多应用，为了实现更强功能的器件，需要将大量的电子器件集成到单一硅晶片里。由于硅晶片的每一给定区域的电子器件数目的增加，因此制造工艺变得更加困难。已经制造出的大量的半导体器件在众多的行业中具有不同的用途。这种以硅为基础的半导体器件常常包括金属氧化物半导体(MOS)晶体管，例如P-沟道MOS(PMOS)晶体管、N-沟道MOS(NMOS)晶体管和互补MOS(CMOS)晶体管、双极晶体管以及BiCMOS晶体管。这些半导体器件中的每一个通常包含一个在其上形成多个有源器件的半导体衬底。给定的有源器件的具体结构可以在器件类型之间变化。例如在MOS晶体管中，有源器件通常包括源和漏区以及在源和漏区之间调整电流的栅电极。在这种器件的制造中，一个重要的步骤本文档来自技高网...

【技术保护点】
一种用于制造具有浅沟槽隔离的半导体器件的方法，包括： 在半导体衬底中形成沟槽区，其中形成沟槽区包括蚀刻半导体衬底直到在半导体衬底中形成具有一深度和横截面的沟槽，沟槽由设置在半导体衬底之上的掩膜层限定，蚀刻形成有横截面的沟槽区包括： 蚀刻沟槽中的基本上平坦的底面； 蚀刻沟槽中的第一和第二侧壁，使其朝向基本上平坦的底面的中心性能倾斜；以及 蚀刻沟槽中的第一和第二圆形底部沟槽边角，所述沟槽边角位于第一侧壁和第二侧壁与基本上平坦的底面的交界处；以及 在第一侧壁和第二侧壁分别与半导体衬底的上表面的交界处，在沟槽中蚀刻第一和第二圆形的沟槽上角；以及 在沟槽上形成电介质衬...

【技术特征摘要】
US 1999-10-28 09/428,7331.一种用于制造具有浅沟槽隔离的半导体器件的方法，包括在半导体衬底中形成沟槽区，其中形成沟槽区包括蚀刻半导体衬底直到在半导体衬底中形成具有一深度和横截面的沟槽，沟槽由设置在半导体衬底之上的掩膜层限定，蚀刻形成有横截面的沟槽区包括蚀刻沟槽中的基本上平坦的底面；蚀刻沟槽中的第一和第二侧壁，使其朝向基本上平坦的底面的中心性能倾斜；以及蚀刻沟槽中的第一和第二圆形底部沟槽边角，所述沟槽边角位于第一侧壁和第二侧壁与基本上平坦的底面的交界处；以及在第一侧壁和第二侧壁分别与半导体衬底的上表面的交界处，在沟槽中蚀刻第一和第二圆形的沟槽上角；以及在沟槽上形成电介质衬垫。2.根据权利要求1的方法，其中电介质衬垫包括使用从下面选择出来的至少一种电介质氮氧化硅、氮化硅。3.根据权利要求2的方法，进一步包括用电介质材料填充沟槽。4.根据权利要求3的方法，其中电介质材料是二氧化硅。5.根据权利要求1的掩蔽，进一步包括以下步骤用掩膜层掩膜半导体衬底，限定沟槽的位置；以及去除掩膜层以至在半导体衬底之内并延伸其上形成半导体隔离器件。6.根据权利要求5的方法，进一步包括去除过量的电介质材料以致电介质材料基本上与设置在半导体衬底...

【专利技术属性】
技术研发人员：F诺里，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]