制作隔离渠沟的方法技术

一种制作隔离渠沟的方法，在半导体基材上形成第一层并被图案化；在其他部分上形成第二层，并对其进行非等向性蚀刻，以在绝缘岛的侧壁上形成间隔物。再对基材进行热处理，在未被绝缘岛与侧壁间隔物覆盖的位置上形成热氧化物罩幕；选择性地移除侧壁间隔物，以暴露出隔离岛与热氧化物罩幕间的基材；再以绝缘岛及热氧化物罩幕做为罩幕，在暴露的基材上蚀刻出隔离渠沟。具有使隔离渠沟的宽度不受微影术解析度限制的功效。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及元件隔离技术，特别是有关于一种在半导体基材中制作隔离渠沟结构的方法。目前积体电路的集积化日益增高，且元件的结构也变得更加地精细，如何减小用以隔离主动元件，如电晶体间的隔离区域，就变得越来越重要。在半导体元件制程中，一开始形成的隔离区域会决定主动区域的大小及后续制程的边际(process margin)，因为有必要减小隔离区域的大小。硅的区域氧化法被广泛地用在积体电路中制作隔离区域。该制程很简单，不过在高度集积化的元件，如256MB的DRAM元件中，当隔离区域的宽度缩减时，可能会因为在氧化过程中形成的“鸟嘴”(birdsbeak)而导致穿洞(punchthrough)。这会减少场氧化物的厚度，同时也会减小主动区域的大小。另一种常用的方法是使用渠沟(trench)来做为隔离的方式。在此种方法中在积体电路元件上形成一渠沟，在渠沟中填满绝缘材料例如氧化物，形成比利用LOCOS法小的隔离区域。再者，LOCOS法的问题与热氧化法所导致的问题均可被控制。渠沟隔离方法被揭露于“A Highly Manufacturable Trench lsolationProcess for Deep Sub micron DRAMs.”IEDM Tech.Digest，pp.57-60，1993，by P.Fazannet al.，其中，在积体电路基材上形成一衬垫氧化层及一氮化硅层并加以图案化。接著，利用图案化的氮化硅层与衬垫氧化层做为罩幕(mask)，对积体电路基材进行蚀刻以形成渠沟。然后，渠沟的侧壁被热氧化，且利用化学气相沉积在渠沟内形成氧化层。再利用化学机械研磨(CMP)对上述氧化层进行平坦化。接著，移除上述氮化硅层，而在氧化层的侧壁上形成间隔物(spacer)。最后，对衬垫氧化层进行湿蚀刻，以完成一隔离层，并且形成闸极氧化层及闸极。对于微电子工业而言，为了缩小电子元件，在一个晶粒上制作更多的电子元件，必须使用隔离渠沟(isolationtrench)结构。然而，根据常用的渠沟隔离方法，隔离区域宽度的缩减受到微影术(lithography)解析度的限制。因此，如何使得隔离区域宽度的缩减，不再受到微影术解析度的限制，就成为必须要解决的主要问题。本专利技术的目的在于提供一种，克服现有技术的缺陷，达到使得隔离渠沟的宽度不受微影术解析度的限制的目的。本专利技术的目的是这样实现的一种，其特征在于它包括下列步骤(一)在半导体基材上形成第一层(二)将该第一层图案化，以在该基材上形成岛(三)在该岛的侧壁上形成间隔物；(四)热氧化该基材以在未被该岛与该间隔物覆盖的位置上氧化物罩暮；(五)选择性移除该侧壁间隔物，以暴露出该岛与该氧化物罩幕间的基材；(六)使用该岛与该氧化物罩幕做为罩幕，蚀刻暴露出的基材以形成渠沟。该第一层是介电层。该第一层是氧化层。该形成间隔物的步骤包括下列步骤在该基材与岛上形成第二层；及非等向性回蚀刻该第二层。该第二层是由本质上与第一层不同的材料所形成。该第二层是由氮化硅形成。在该蚀刻渠沟的步骤之后，进行下列步骤在该渠沟中形成绝缘层；及将该绝缘层平坦化，以在渠沟中形成隔离区域。在渠沟中形成绝缘层的步骤前，进行下列步骤从基材上移除该岛与该氧化物罩幕。在平坦化该绝缘层的步骤之后，进行下列步骤蚀刻基材，在基材上形成相对于隔离区域的凹处。一种，其特征在于包括下列步骤(一)在该半导体基上形成氧化层；(二)将该氧化层图案化，以在该基材上形成氧化物岛；(三)在该岛的侧壁上形成氮化硅间隔物；(四)热氧化该基材以在未被该岛与该间隔物覆盖的位置上氧化物罩幕；(五)选择性移除该侧壁间隔物，以暴露出该岛与该氧化物罩幕间的基材；(六)使用该氧化物岛与该氧化物罩幕做为罩幂，蚀刻暴露出的基材以形成渠沟。在该蚀刻渠沟的步骤之后，进行下列步骤在该渠沟中形成绝缘层；及将该绝缘层平坦化，以在渠沟中形成隔离区域。在渠沟中形成绝缘层的步骤前，进行下列步骤从基材上移除该岛与该氧化物罩幕。在平坦化该绝缘层的步骤之后，进行下列步骤蚀刻基材，在基材上形成相对于隔离区域的凹处。本专利技术的主要优点是，因为渠沟的宽度是由牺牲间隔物的宽度决定，而非微影术的解析度，所以隔离渠沟可以不受微影术的限制而做得更窄。下面结合较佳实施例和附图进一步说明。附图说明图1是本专利技术的基板上形成岛的示意图。图2是本专利技术的形成间隔物的示意图。图3是本专利技术的形成氧化物的示意图。图4是本专利技术的选择移除间隔物的示意图。图5是本专利技术的蚀刻形成渠沟的示意图。图6是本专利技术的蚀刻示意图。图7是本专利技术的被覆绝缘层的示意图。图8是本专利技术的绝缘层平坦化示意图。图9是本专利技术的蚀刻半导体表面示意图。参阅图1，本专利技术的制作渠沟隔离区域的方法包括首先提供一硅基材10。在本说明书中，“硅基材”包括形成在硅晶圆中的元件与覆盖在晶圆上的各层材料。“基材表面”包括暴露在硅晶圆上的最上层，例如硅表面与绝缘层。在半导体基材10上形成第一层。此第一层可为介电层，例如氧化层。接著，利用罩幕将第一层图案化，并以非等向性蚀刻选择性地移除部分第一层，以形成所示的绝缘岛12。绝缘岛12可在后续的隔离渠沟制程中保护半导体基材10中的部分主动区域(图中未示)。参阅图2，在绝缘岛12的侧壁上形成侧壁间隔物14。第二层被沉积在绝缘12与基材10的暴露部分上。然后，利用电浆蚀刻对上述第二层进行非等向性回蚀刻，以暴露出基材表面。结果，第二层的剩馀部分在绝缘岛12的侧壁上形成侧壁间隔物14。上述第二层的形成方式可利用一电浆增强化学气相沉积法(PECVD)沉积一氮化物，例如氮化硅等。若侧壁间隔物14是由氮化物形成，则绝缘岛12可以由不同的材料，例如氧化物构成。利用本质上不同的材可使得选择性移除间隔物14变得更加容易(配合图4所示)。参阅图3、4，在形成间隔物14之后，氧化物罩幕16被形成在基材10的其他部分。其制作方式可为对硅基材10进行热氧化，通过在未被绝缘岛12及侧壁间隔物14覆盖的位置上形成氧化物罩幕16。在形成氧化物罩幕16之后，侧壁间隔物14被选择性地移除，以便暴露出在绝缘岛12与氧化物罩幕10间的基材，如图4所示。其做法是利用湿蚀刻或是乾蚀刻，相对于绝缘岛12与氧化物罩幕16，将间隔物14，例如氮化物间隔物选择性地移除。又为了使蚀刻较为一致，绝缘岛12与氧化物罩幕16最好是以相同的材料形成。参阅图5，接著以绝缘岛12及氧化物罩暮16做为蚀刻罩幕，对基材10进行非等向性蚀刻，以便形成至少一渠沟18，其当以横截面方向观看时具有宽度w。对于隔离渠沟的蚀刻可使用卤素蚀刻处理程式(halogen-based etchrecipe)可利用对绝缘岛12与氧化物罩幕16具有选择性的单一蚀刻处理程式加以完成。如上所述，很明显地渠沟宽度w是由间隔物14的纵向空间所决定，而间隔物14的纵向空间则是由形成间隔物的第二层的厚度所决定，而不是由微影术的解析度来加以决定。因此，渠沟宽度w可利用减小第二层的厚度加以缩减，而不受微影术的限制。如此，本专利技术的隔离渠沟18可以做得更窄，而其形成在基材中的主动区域也可以变得更宽。参阅图6，绝缘岛12与氧化物罩幕16可使用氧化硅蚀刻液，例如缓冲氧化物蚀刻液(buffered oxide etchant，BOE)或是氢氟酸(HF)本文档来自技高网...

【技术保护点】
一种制作隔离渠沟的方法，其特征在于：它包括下列步骤：（一）在半导体基材上形成第一层；（二）将该第一层图案化，以在该基材上形成岛；（三）在该岛的侧壁上形成间隔物；（四）热氧化该基材以在未被该岛与该间隔物覆盖的位置上氧化物罩暮； （五）选择性移除该侧壁间隔物，以暴露出该岛与该氧化物罩幕间的基材；（六）使用该岛与该氧化物罩幕做为罩幕，蚀刻暴露出的基材以形成渠沟。

【技术特征摘要】
1.一种制作隔离渠沟的方法，其特征在于它包括下列步骤(一)在半导体基材上形成第一层；(二)将该第一层图案化，以在该基材上形成岛；(三)在该岛的侧壁上形成间隔物；(四)热氧化该基材以在未被该岛与该间隔物覆盖的位置上氧化物罩暮；(五)选择性移除该侧壁间隔物，以暴露出该岛与该氧化物罩幕间的基材；(六)使用该岛与该氧化物罩幕做为罩幕，蚀刻暴露出的基材以形成渠沟。2.如权利要求1所述的制作隔离渠沟的方法，其特征在于该第一层是介电层3.如权利要求2所述的制作隔离渠沟的方法，其特征在于该第一层是氧化层。4.如权利要求1所述的制作隔离渠沟的方法，其特征在于该形成间隔物的步骤包括下列步骤在该基材与岛上形成第二层；及非等向性回蚀刻该第二层。5.如权利要求4所述的制作隔离渠沟的方法，其特征在于该第二层是由本质上与第一层不同的材料所形成。6.如权利要求5所述的制作隔离渠沟的方法，其特征在于该第二层是由氮化硅形成。7.如权利要求1所述的制作隔离渠沟的方法，其特征在于在该蚀刻渠沟的步骤之后，进行下列步骤在该渠沟中形成绝缘层；及将该绝缘层平坦化，以在渠沟中形成隔离区域。8.如权利要求7所述的制作隔离渠沟的方法，其特征在于...

【专利技术属性】
技术研发人员：曾鸿辉，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：71[中国|台湾]