沟槽隔离区的制作方法技术

一种沟槽隔离区的制作方法，是以微影及蚀刻技术限定出一沟槽隔离区，并通过一次间隔壁的制作在此沟槽隔离区两侧形成一间隔壁，以消除硅基材上的此沟槽隔离区与一相邻的主动区域之间尖锐的交界角，进而增加后续闸极多晶硅的蚀刻制作空间（ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ），减少多晶硅在此交界角的残留机会，从而降低闸极短路的危险。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种半导体制作，特别是有关一种可应用于所有次微米半导体制作中分隔各组件的。由于ULSI制造技术的发展，使得半导体制作可提升至制造相当高密度集成电路的技术层次。为了使集成电路上各半导体组件之间不至于受到互相干扰，必须在各半导体组件之间建立有效的隔离区，以避免产生短路。但当半导体组件逐渐缩小，集成电路的密度提高，欲建立有效及可靠的隔离区以隔离建立各半导体组件的各主动区域变得愈来愈困难。传统上使用的区域氧化法(LOCOS)面临许多的问题，例如鸟嘴结构的形成，此一鸟嘴结构会使得场氧化层大大侵蚀各主动区域。另外，使用区域氧化法所建立的场氧化层所造成表面分布(surface topography)平坦度亦不适于次微米微影技术的要求。因此，随着集成电路密集度的增加，已愈来愈普遍使用沟槽隔离法如浅沟槽隔离法(shallow trench isolation)以形成与基材上各主动区域共平面的沟槽隔离区。通常在基材上进行非等向性蚀刻，以形成一沟槽，接着使用化学沉积方式将介电材质填入该沟槽，再以化学机械研磨法将填入沟槽中的介电材质磨平坦，以形成与相邻的主动区域共平面的沟槽隔离区。但是如本文档来自技高网...

【技术保护点】
一种沟槽隔离区的制作方法，其特征在于，它至少包括：提供一硅基材；沉积一第一介电材质层在该硅基材上；以微影及蚀刻技术限定一隔离区；沉积一第一绝缘材质层在具有该隔离区的该硅基材上；进行非等向性蚀刻，以在该隔离区两侧形成一间隔 壁；沉积一垫氧化层在具有含该间隔壁的该隔离区的该硅基材上；沉积一氮化硅层在该垫氧化层上；覆盖一光罩在该氮化硅层上，进行该隔离区的非等向性蚀刻，以形成一沟槽隔离区；沉积一第二介电材质层在该整个硅基材上，借此将该第二介电材质填入 该沟槽隔离区内，以作为该沟槽隔离区内的一绝缘材质；使用化学机械研磨法将该第二介电材质...

【技术特征摘要】
1.一种沟槽隔离区的制作方法，其特征在于，它至少包括提供一硅基材；沉积一第一介电材质层在该硅基材上；以微影及蚀刻技术限定一隔离区；沉积一第一绝缘材质层在具有该隔离区的该硅基材上；进行非等向性蚀刻，以在该隔离区两侧形成一间隔壁；沉积一垫氧化层在具有含该间隔壁的该隔离区的该硅基材上；沉积一氮化硅层在该垫氧化层上；覆盖一光罩在该氮化硅层上，进行该隔离区的非等向性蚀刻，以形成一沟槽隔离区；沉积一第二介电材质层在该整个硅基材上，借此将该第二介电材质填入该沟槽隔离区内，以作为该沟槽隔离区内的一绝缘材质；使用化学机械研磨法将该第二介电材质层磨平坦；及除去该垫氧化层及该氮化硅层，而形成一具有缓和交界角的沟槽隔离区结构。2.如权利要求1所述的方法，其特征在于，所述的第一介电材质层选自下列的材质TEOS、具有TEOS的氮化硅、硼磷硅玻璃或经氧化的多晶硅。3.如权利要求1所述的方法，其特征在于，所述的第二介电材质层选自下列的材质TEOS、具有TEOS的氮化硅、硼磷硅玻璃及经氧化的多晶硅。4.如权利要求1所述的方法，其特征在于，所述的第二介电材质层包含O3-TEOS。5.如权利要求4所述的方法，其特征在于，所述的第二介电材质层的O3-TEOS是在温度400至480℃下形成，并在温度950至1050℃下进行热处理步骤约30至130分钟。6.如权利要求1所述的方法，其特征在于，所述的间隔壁是采用部份间隔壁干蚀刻法形成。7.一种沟槽隔离区的制作方法，它至少包括提供一硅基材；沉积一第一垫氧化层在该硅基材上；沉积一第一氮化硅层在该一垫氧化层上；以微影及蚀刻技术限定一隔离区；沉积一第一介电材质层在具有该隔离区的该硅基材上；进行非等向性蚀刻，以在该...

【专利技术属性】
技术研发人员：任柏翰，卢泽一，洪雅玲，曹立武，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]