半导体器件的隔离区的制造方法技术

一种半导体器件的隔离区的制造方法，包括以下步骤：衬底上形成第一绝缘层；第一绝缘层上形成第二绝缘层并除去场区上的第二绝缘层；用第二绝缘层作掩模选择除去第一绝缘层以露出衬底表面；露出衬底上形成第三绝缘层；第二绝缘层的两侧边上形成第四绝缘侧壁；用第二绝缘层和第四绝缘侧壁作掩模选择除去第三绝缘层以露出衬底表面；用第二绝缘层和第四绝缘侧壁作掩模在衬底中的预定深度形成沟道；沟道中形成场氧化层。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件，特别涉及，以改善半导体器件之间的隔离特性。就通常的金属氧化物半导体(以下称作“MOS”)器件而言，使无源区(即，使器件单元相互隔离的场区)减至最小的隔离技术是高集成半导体器件的最重要技术之一。隔离半导体器件用的方法分成三类局部氧化硅(LOCOS)；浅沟道隔离(STI)；选择外延生长(SEG)。这三种方法中，由于LOCOS的工艺简单，有优异的重复性，因此一直使用。而且，还用于1 Gbit的DRAM器件中。以下将参见附图说明制造半导体器件隔离区的常规方法。参见图1a至1f，它们展示出的各步骤。如图1a所示，硅衬底11上顺序形成盘形氧化层12和氮化层13。随后，氮化层13上涂敷光刻胶层14，之后，经曝光和显影而构图，如图1b所示。用光刻胶图形14作掩模，选择除去氮化物层13和盘形氧化层12，形成氮化物图形13a和盘形氧化物图形12a，因此，确定场区和有源区。之后，如图1c所示，除去留下的光刻胶层14。之后，在包括氮化物图形13a的整个表面上用CVD法(化学汽相淀积法)形成绝缘层(未画出)，之后，深腐蚀，在氮化物13a和盘形氧化物12a图形的两侧边上形成绝缘侧壁15。如图1d所示，用氮化物图形13a和绝缘侧壁15作掩模，各向异性腐蚀场氧化区的硅衬底11，形成有预定深度的沟道。如图1e所示，用氮化物图形13a和绝缘侧壁15作掩模，给整个表面注入沟道停止的离子，之后，进行退火工艺以形成场氧化层16。如图1f所示，除去留下的氮化层13a和盘形氧化物图形12a和绝缘侧壁壁15，以便在硅衬底11中形成的场氧化层16隔离器件单元。但是，常规的隔离区制造方法有缺点。首先，由于盘形氧化层厚度薄，要腐蚀硅衬底上的盘形氧化层和氮化层而露出硅衬底时，很难不腐蚀盘形氧化层下的硅衬底。而且，进行退火工艺形成场氧化层时，侧壁向下移(floWdown)，因此会浸蚀场氧化层部位，而变成有源区。即，产生鸟咀因此不能形成均匀的场氧化层。因此，本专利技术针对半导体器件的隔区的制造方法，使之基本上避免了由于现有技术的限制和缺陷造成的一个或多个缺陷。本专利技术的目的是，提供，其中，为减少鸟咀和防止绝缘侧壁下移，形成了非均匀的盘形氧化层，从而改善了半导体器件的隔离特性。通过以下的说明或对本专利技术的实践，本专利技术的其它特征和优点将成为显而易见的。用说明书、权利要求书和附图展示的特别结构，将会达到本专利技术的目的和优点。为达到本专利技术的这些和其它优点，将进行概括和概要地说明。包括以下工艺步骤在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层并除去场区上的第二绝缘层；用第二绝缘层作掩模选择除去第一绝缘层以露出衬底表面；在露出衬底上形成第三绝缘层；在第二绝缘层的两侧上形成第四绝缘侧壁；用第二绝缘层和第四绝缘侧壁作掩模选择除去第三绝缘层以露出衬底表面；用第二绝缘层和第四绝缘侧壁作掩模在衬底中形成预定深度的沟道；在沟道中形成场氧化层。应指出的是，上述的总的说明和以下的详细说明均是典型说明，以便进一步说明所要求保护的专利技术。通过以下参见附图的详细说明，将会理解本专利技术的这些和其它目的，特性及优点。图1a至1f是展示半导体器件隔离区的常规形成方法的剖面图；图2a至2g是展示按本专利技术优选实施例的半导体器件隔离区制造方法的剖面图。现在将参见附图所示实施例详细说明本专利技术的优选实施例。参照图2a至2g，它们展示了按本专利技术优选实施例的半导体器件隔离区的制造方法。首先见图2a，在硅衬底21上形成厚100-1000埃的盘形氧化层22，之后，在氧化层22上形成厚为1000-2500埃的氮化物层23。这里，盘形氧化层22是消除应力的氧化层，它在LOCOS工艺中在硅衬底21与氮化物层23之间起缓冲层作用。随后，如图2b所示，在氮化物层23上涂敷光刻胶层24，之后，经曝光和显影而构图。之后，用光刻胶图形24作掩模，选择除去氮化物区23，以便形成氮化物图形23a，因此，确定场区和有源区。参见图2c，除去留下的光刻胶层24。用氮化物图形23a作掩模，选择湿腐蚀盘形氧化层22，直到硅衬底21的表面露出为止。此时，在湿腐蚀工艺中，盘形氧化层22将横向过腐蚀100-1000埃的被掏蚀。参见图2d，衬底21的露出表面上形成氧化层25。此时，氧化层25的厚度比盘形氧化层22的厚度薄。参见图2e，在包括氮化物图形23a的整个表面上形成绝缘层(未画出)，之后经深腐蚀，以便在氮化物图形23a的两个侧边上形成绝缘侧壁。之后，用氮化物图形23a和绝缘侧壁26作掩模，干腐蚀氧化层25，以露出衬底21的表面。此时，可省略氧化层25的腐蚀工艺。绝缘侧壁26的厚度为300-700埃，只要保持隔离间隔宽度为0.25μm。参见图2f，用氮化物图形23a和绝缘侧壁26作掩模，腐蚀露出的硅衬底21以形成预定深度的沟道。此时，沟道深度不超过1000埃。参见图2g，用氮化物图形23a和绝缘侧壁26作掩模，对整个表面进行场离子注入，之后，进行退火处理，由此形成场氧化层27。之后，除去氧化物图形23a，绝缘侧壁26，氧化层25和盘形氧化层22，由此制成半导体器件的隔离区。此时，场氧化层27厚3000-5000埃，其退火温度是1000-1200℃。半导体器件隔离区的形成方法有以下优点首先，由于盘形氧化层厚、在构成氮化物图形时能防止衬底损坏。其次，由于绝缘侧壁不向下移到衬底，因而能改善有源区和场氧化区的形状。即，形状清晰。第三，用不均匀的盘形氧化层，能减小鸟咀，消除氮化物层的应力。本领域的技术人员应了解，在不脱离本专利技术精神和范围的条件下还会有按本专利技术的各种改型和变化。因此，这些改型和变化均为本专利技术要求保护的范围。本文档来自技高网...

【技术保护点】
一种半导体器件的隔离区的制造方法，包括以下步骤：在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层，并除去场区上的第二绝缘层；用第二绝缘层作掩模，选择除去第一绝缘层，以露出衬底表面；在露出的衬底上形成第三绝缘层；在第二 绝缘层的两侧边上形成第四绝缘侧壁；用第二绝缘层和第四绝缘侧壁作掩模，选择除去第三绝缘层，以露出衬底表面；用第二绝缘层和第四绝缘侧壁作掩模，在衬底中形成预定深度的沟道；和在沟道中形成场氧化层。

【技术特征摘要】
KR 1996-6-10 20652/961.一种半导体器件的隔离区的制造方法，包括以下步骤在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层，并除去场区上的第二绝缘层；用第二绝缘层作掩模，选择除去第一绝缘层，以露出衬底表面；在露出的衬底上形成第三绝缘层；在第二绝缘层的两侧边上形成第四绝缘侧壁；用第二绝缘层和第四绝缘侧壁作掩模，选择除去第三绝缘层，以露出衬底表面；用第二绝缘层和第四绝缘侧壁作掩模，在衬底中形成预定深度的沟道；和在沟道中形成场氧化层。2.按权利要求1的方法，其中，所述第三绝缘层比所述第一绝缘层薄。3.按权利要求1的方法，其中，所述绝缘层是不均匀的盘形氧化物层。4.按权利要求1的方法，其中，所述第一绝缘层是一个厚为10...

【专利技术属性】
技术研发人员：宋斗宪，
申请(专利权)人：LG半导体株式会社，
类型：发明
国别省市：KR[韩国]