形成无孔隙沟槽隔离的方法技术

公开了一种在半导体基片上形成隔离沟槽的方法，形成无孔隙隔离，防止在以后的蚀刻步骤中在沟槽的边缘产生凹陷。依此方法，在基片上形成沟槽形成掩模，该沟槽形成掩模由具有不同的蚀刻速率的第一和第二材料层组成。使用沟槽形成掩模蚀刻基片，形成沟槽，接着经湿法腐蚀去掉第一材料层的两侧壁，以形成沟槽形成掩模的钻蚀截面。最后，在基片上淀积沟槽填充绝缘层，填满沟槽形成掩模，其中沟槽填充绝缘层在第一材料层的侧壁处的淀积速度慢于在沟槽的内部的淀积速度。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在半导体基片上形成隔离沟槽的方法，以在基片中形成无孔隙隔离图形，并且防止在后续的蚀刻步骤中在沟槽的边界生成凹陷。在制作沟槽隔离时，公知的问题是，由于在硅基片上的沟槽中装填绝缘材料所导致的孔隙。H.B.Pogge在U.S.Pat.No.4,256,514中公开了一种沟槽隔离的形成。Pogge描述了隔离的形成，其中使用化学汽相淀积或者类似方法将绝缘材料，如二氧化硅或者多晶硅等，淀积在沟槽图形内。此种系统使用均质汽相反应，其中，二氧化硅，多晶硅或者类似物由提供的反应物形成汽态，再淀积到表面上和沟槽的图形内。此种淀积方法的问题在于，在沟槽图形中，特别是在沟槽交叉的位置内，容易形成孔隙。而且，重填淀积会产生结构不足或松弛的封装材料，这在集成电路中不是最好的隔离结构。在随后将作为有源或无源器件区的硅区域中，孔隙的存在和这种松弛的结构。具有放大缺陷的形成的趋势。附图说明图1A至图1D示出了一种现有的形成沟槽隔离的方法的工艺步骤。参照图1A，氧化层12，氮化硅层14，和氧化层16依次形成在硅基片10上。使用光刻法在氧化层16上形成光刻胶图形，接着，利用已构成图形的光刻胶层作掩模进行蚀刻步骤。结果，形成了沟槽形成掩模18。利用沟槽形成掩模18进行本
公知的RIE(反应离子刻蚀)处理，去掉氧化层12的一部分，因而露出了基片10的一部分。继续进行RIE处理，形成沟槽20。在沟槽20形成以后，进行热氧化处理，在沟槽20的内部形成热氧化层22。随后，如图1B所示，通过如上提到的U.S.Pat.No.4,256,514所公开的CVD(化学汽相淀积)工艺将绝缘材料淀积下来。在淀积绝缘材料时，在沟槽形成掩模18的两个侧壁部分(图1B中的虚圆A)的淀积速度，快于在沟槽20的内部(图1B中的虚圆B)的淀积速度。由此形成的绝缘材料24，在沟槽形成掩模18的侧壁的厚度厚于在沟槽20的内部的厚度。结果是，由于绝缘材料24的淀积速度的差异就生成了孔隙26，如图1C所示。最后，如果例如CMP(化学机械磨光)(chemical mechanical polishing)的平面化处理进行至基片表面暴露出来，由此形成沟槽填充绝缘层24。在图1D中可以看出，孔隙26通常形成在沟槽填充隔离24的中心部位。这是由于在沟槽的内部被绝缘材料24完全填满之前，沟槽20的进入口就已经被绝缘材料封住。如果在以后的步骤中孔隙26被导电材料填充，就有可能导致电路器件之间产生短路的严重后果。而且，在其后的蚀刻(或者清洗)步骤中，在有源区和场区的界面处形成凹陷或者凹槽(图1D中的虚圆C)，导致了沟槽隔离的松弛结构。这称为“下沉现象(Dippingphenomenon)”。此种下沉经常发生，特别是在沟槽的边缘。如以上所描述，在随后将作为有源区或者场区的硅区域中，孔隙的存在和这种松弛结构，具有放大缺陷形成的作用。本专利技术的目的之一是提供一种形成隔离沟槽的方法，其中在沟槽中不会形成孔隙。本专利技术的进一步的目的是提供一种形成隔离沟槽的方法，其中在其后的蚀刻步骤中，不会在沟槽的上边缘形成凹陷(或凹槽)。本专利技术的另一个目的是提供一种形成隔离沟槽的方法，其中在其后的清洗步骤中，不会在沟槽的上表面形成凹陷。依照本专利技术的一种考虑，提供了一种在半导体基片中形成沟槽隔离的方法。使用这种方法，在基片上形成沟槽形成掩模，其中该沟槽形成掩模由具有不同的蚀刻速率的第一和第二材料层组成。使用沟槽隔离掩模对基片进行蚀刻以形成沟槽，接着将第一材料层使用湿法腐蚀以去掉第一材料层的两个侧壁，因而形成了沟槽隔离掩模的钻蚀截面。最后，在基片上淀积沟槽填充绝缘层，填满沟槽形成掩模，其中沟槽填充绝缘层在第一材料层的侧壁部位的淀积速度慢于在沟槽的内部的淀积速度。依照本专利技术进一步的考虑，提供了一种在半导体基片中形成沟槽隔离的方法，其包含在基片上顺序形成的氮化硅层和第一氧化层。氮化硅层和第一氧化层被有选择地腐蚀，以暴露出部分基片。使用构成图形的氮化硅层作为沟槽形成掩模，腐蚀基片以形成沟槽。第一氧化层经湿法腐蚀去掉第一氧化层的侧壁，将在沟槽边缘附近的基片的一部分暴露出来。在基片的暴露部分和沟槽的内部形成第二氧化层。在基片上形成绝缘层，填满沟槽。最后，基片被平面化，直到露出基片的上表面。依照本专利技术的另一考虑，提供了一种在半导体基片上形成沟槽隔离的方法，其包含，在基片上形成光刻胶图形以确定基片的有源区和场区。基片的场区经氧化形成氧化层。在光刻胶层的两个侧壁上，形成相对于基片具有腐蚀选择性的衬套层。使用光刻胶图形和衬套层作为沟槽形成掩模，选择腐蚀氧化层和基片，氧化层的一部分仍残留在沟槽的边缘附近。在基片上形成绝缘层，填满沟槽，然后绝缘层经平面化，直至露出基片的上表面。参照附图，本领域的普通技术人员将会更清楚的理解本专利技术及其目的。图1A至图1D是示出了依照现有技术形成隔离沟槽的方法的工艺步骤的流程图；图2A至图2D是示出了依照本专利技术的第一实施例形成隔离沟槽的方法的工艺步骤的流程图；图3A至图3F是示出了依照本专利技术的第二实施例形成隔离沟槽的方法的工艺步骤的流程图；以及图4A至图4D是示出了依照本专利技术的第三实施例形成隔离沟槽的方法的工艺步骤的流程图。实施例1图2A至图2D示出了依照本专利技术的第一实施例形成隔离沟槽的新方法的工艺步骤；参照图2A，硅基片(或外延层)30的一部分具有厚度大约为100-300埃的基底氧化层32和有源掩模38作为沟槽形成掩模。基片30的有源区和场区由有源掩模38决定。通过温度在900-1300HC的热氧化形成基底氧化层32。掩模38由具有不同的蚀刻速率的两层组成，其中的第一材料层34厚度为500-2000埃，例如氮化硅，其中的第二材料层36例如是CVD(化学汽相淀积)层。可通过CVD或者PVD(物理汽相淀积)形成氮化硅层34，用来在以后的对沟槽填充绝缘体的平面化的过程中作为蚀刻停止层(etch stopper)，CVD氧化层36可以是通过CVD工艺形成的HTO(高温氧化)层，用来作为图形层，以借助于沟槽蚀刻步骤得到预定的沟槽形状。基底氧化层32用来调节硅基片30和氮化硅层34之间的膨胀系数(coefficient of expansion)。使用本
公知的光刻法形成的光刻胶掩模(未示出)，通过RIE(反应离子刻蚀)工艺可得到有源掩模38的图形。在形成有源掩模38之后，通过使用图形掩模38，进行例如使用等离子的RIE工艺等沟槽蚀刻步骤，因此相应于场区形成了沟槽40。接着是热氧化步骤，在沟槽40的内部形成一个热氧化层42。设置热氧化层42以使基片表面稳定。参照图2B，进行了湿法腐蚀处理，选择腐蚀氮化硅层34的两个侧壁，因而有源掩模38如图所示呈现钻蚀的截面。进行湿法腐蚀是基于这样的前提，即，当使用磷酸溶液作为腐蚀剂时，氮化硅层34对CVD氧化层36的腐蚀速率比在40∶1至45∶1之间，且将氮化硅层34的腐蚀速度控制在每分钟四十埃的厚度。而且，也可以使用HF溶液作为腐蚀剂。随后，淀积绝缘材料44，如图2B所示，通过在基片上进行CVD处理，填充沟槽40的内部。当绝缘材料44填充沟槽40时，位于有源掩模38的两侧壁位置的绝缘材料的淀积速度慢于在沟槽40内部的淀积速度。这是因为，在淀积过程中本文档来自技高网...

【技术保护点】
一种在半导体基片中形成沟槽隔离的方法，包含以下各步骤：在半导体基片上形成沟槽隔离掩模，所述的沟槽隔离掩模由具有不同的蚀刻速率的第一和第二材料层组成；使用沟槽形成掩模蚀刻基片，形成沟槽；湿法腐蚀第一材料层以去掉第一材料层的两侧壁， 从而形成沟槽形成掩模的钻蚀截面；和在基片上淀积沟槽填充绝缘层，填满沟槽形成掩模，其中，沟槽填充绝缘层在第一材料层的侧壁处的淀积速度慢于在沟槽内部的淀积速度。

【技术特征摘要】
KR 1998-1-26 02390/981．一种在半导体基片中形成沟槽隔离的方法，包含以下各步骤在半导体基片上形成沟槽隔离掩模，所述的沟槽隔离掩模由具有不同的蚀刻速率的第一和第二材料层组成；使用沟槽形成掩模蚀刻基片，形成沟槽；湿法腐蚀第一材料层以去掉第一材料层的两侧壁，从而形成沟槽形成掩模的钻蚀截面；和在基片上淀积沟槽填充绝缘层，填满沟槽形成掩模，其中，沟槽填充绝缘层在第一材料层的侧壁处的淀积速度慢于在沟槽内部的淀积速度。2．如权利要求1所述的方法，其中所述的第一材料层是由氮化硅构成的，所述的第二材料层由CVD(化学汽相淀积)氧化层构成。3．如权利要求1所述的方法，其中所述的第一材料层对第二材料层的腐蚀速率比大约在40∶1至45∶1之间。4．一种在半导体基片中形成沟槽隔离的方法，包含以下各步骤在基片上依次形成一氮化硅层和一第一氧化层；使氮化硅层和第一氧化层构成图形，以露出基片的一部分；将已构成图形的氮化硅层作为沟槽形成掩模，蚀刻基片，...

【专利技术属性】
技术研发人员：洪昌基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]