半导体器件及其制造方法技术

一种半导体器件的制造方法，在形成在第一绝缘膜１０４上的基板表面部分１０３中形成通到第一绝缘膜１０４的元件隔离用沟１０６以后，利用气相沉积法在元件隔离用沟１０６上沉积第二绝缘膜１０７。结果，彻底抑制了在ＳＯＩ基板上形成沟槽型元件隔离结构时，由于作用在沟槽角等上的应力而引起的、出现在在元件形成区域的那一部分半导体层上的结晶缺陷。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在SOI(Silicon On Insulator或者Semiconductor OnInsulator)基板上形成沟槽隔离而将元件和元件隔离开的。
技术介绍
人们已知，晶体管或者电阻等元件形成在由绝缘膜和形成在其上的半导体层而构成的SOI基板上而构成的半导体器件，具有以下优点由于寄生电容的减小而实现了高速动作和高耐压化；由于防止了锁定等而实现了高可靠性等。图14示出了已往的半导体器件，具体而言，即在SOI基板上形成MOS(Metal Oxide Semiconductor)晶体管而构成的半导体器件的剖面结构。如图14所示，半导体基板1，为一由单结晶半导体硅制成的基板主体部分2和基本表面部分3被第一绝缘膜4相互电气绝缘隔离而构成的SOI基板；基板表面部分3中元件形成区域以外的区域由氧化硅膜5覆盖了起来；元件隔离用沟(以下称为沟槽)6形成在氧化硅膜5及基板表面部分3中成为元件隔离区域的那一部分上。在沟槽6的壁面形成有由氧化硅制成的第二绝缘膜7，其内形成有第二绝缘膜7的沟槽6被由多结晶硅制成的嵌埋层8埋了起来，而且该嵌埋层8的表面被由氧化硅制成的第三绝缘膜9覆盖起来。这本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其中： 在形成在第一绝缘膜上的半导体层上形成通到上述第一绝缘膜的元件隔离用沟的步骤，和利用气相沉积法将第二绝缘膜沉积在上述元件隔离用沟中的步骤。

【技术特征摘要】
JP 2000-8-31 263466/20001.一种半导体器件的制造方法，其中在形成在第一绝缘膜上的半导体层上形成通到上述第一绝缘膜的元件隔离用沟的步骤，和利用气相沉积法将第二绝缘膜沉积在上述元件隔离用沟中的步骤。2.根据权利要求第1项所述的半导体器件的制造方法，其中在上述沉积第二绝缘膜的步骤下，将上述元件隔离用沟的一部分填起来，还包括在上述沉积第二绝缘膜的步骤之后，再形成嵌埋层而将上述元件隔离用沟全部填起来的步骤。3.根据...

【专利技术属性】
技术研发人员：有田浩二，上本康裕，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]