用于逻辑集成电路的嵌入式电容结构制造技术

一种制作垂直三维金属绝缘金属电容结构（ＭＩＭｃａｐａｃｉｔｏｒｓｔｒｕｃｔｕｒｅ，ｍｅｔａｉｎｓｕｌａｔｏｒ－ｍｅｔａｌｃａｐａｃｉｔｏｒｓｔｒｕｃｔｕｒｅ）的方法。本方法是利用在一底材上制作一垂直三维金属绝缘金属电容结构且与铜镶嵌结构相容，以减少在相等的电容量时，在逻辑电路中电容结构的面积，因此，可以提高垂直三维电容结构的电容密度。此外，在本发明专利技术中提供一种在逻辑集成电路中整合铜镶嵌制程，制作垂直三维金属绝缘金属电容结构的方法，且其制程相容于铜镶嵌结构的制程，使得形成电容结构时所需的光罩数目可以减少，即减少制程步骤。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种垂直三维金属绝缘金属电容结构，特别是有关一种在逻辑集成电路中，整合铜镶嵌制程并与铜镶嵌制程相容的垂直三维金属绝缘金属电容结构的制作方法。(2)
技术介绍
精密的电容对于互补式金属氧化物半导体(CMOS，complementary metal oxidesemiconductor)模拟应用一般为金属绝缘金属电容(MIM capacitor structure，metal-insulator-metal capacitor)或是多晶硅绝缘多晶硅电容(PIP capacitor，polysilicon-insulator-polysilicon capacitor)。然而，多晶硅绝缘多晶硅电容较少使用是由于在互补式金属氧化物半导体的应用中产生许多的问题。特别地是，多晶硅绝缘多晶硅电容一般是执行在互补式金属氧化物半导体之前，加热及氧化循环会在互补式金属氧化物半导体制程过程中发生而降低多晶硅-绝缘-多晶硅电容的效能。另外，模拟电路的精密度的改善需要降低电容量的变化且最好是维持大约为25百万分之一的电压下。然而，多晶硅绝缘层多晶硅电容经由输送消耗是随着通过多晶硅绝缘多晶硅电容本文档来自技高网...

【技术保护点】
一种用于逻辑集成电路中的嵌入式电容元件，其特征在于，包含：一底材；一电容结构是垂直于该底材上；及一镶嵌结构位于该底材上且邻近于该电容结构。

【技术特征摘要】
US 2002-5-17 10/150,3851.一种用于逻辑集成电路中的嵌入式电容元件，其特征在于，包含一底材；一电容结构是垂直于该底材上；及一镶嵌结构位于该底材上且邻近于该电容结构。2.如权利要求1所述的嵌入式电容元件，其特征在于，所述电容结构可以是一垂直三维金属绝缘金属电容结构。3.如权利要求2所述的嵌入式电容元件，其特征在于，所述电容结构包含一中间接触窗结构，电性耦接于曝露在底材上方的部份的金属导线，其中该部份的该金属导线可以是一第一金属电极板；及一第二金属电极板位于该中间接触窗结构的上方并与该中间接触窗结构电性耦接。4.如权利要求3所述的嵌入式电容元件，其特征在于，所述中间接触窗结构包含一接触窗并位于该金属导线且曝露于该底材上方。5.如权利要求4所述的嵌入式电容元件，其特征在于，还包含一绝缘层位于该接触窗侧壁上。6.如权利要求5所述的嵌入式电容元件，其特征在于，还包含一倒U型接触窗位于该绝缘层上方。7.如权利要求1所述的嵌入式电容元件，其特征在于，所述镶嵌结构电性耦接于曝露在该底材上方的该部份的该金属导线。8.一种在逻辑集成电路中的垂直三维金属绝缘金属电容结构，其特征在于，包含一底材；一第一开口位于部份曝露于该底材的一金属导线上方；一第一金属层位于该第一开口内以形成一接触窗且电性耦接于部份该金属导线；一第二开口邻近于该第一开口；一绝缘层位于该第二开口的侧壁上；一第二金属层位于该绝缘层上方以形成一倒U型接触窗；及一第二金属电极板位于该倒U型接触窗上方并电性耦接于该倒U型接触窗。9.如...

【专利技术属性】
技术研发人员：蔡腾群，许嘉麟，郑懿芳，林义雄，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]