集成半导体电感器及其形成方法技术

在一个实施例中，覆盖半导体衬底形成多层电感器。

【技术实现步骤摘要】

本专利技术通常涉及电子设备，更具体地，涉及形成半导体器件和结构的方法。
技术介绍
过去，半导体工业中采用各种方法和结构来将滤波器集成到单片半导体器件上。典型地，这些滤波器仅局限于简单的包括阻性和容性元件的pi型滤波器，或者在某些情况下是包括感性和无源元件的pi型滤波器。pi型滤波器的一个例子是Phoenix Arizona的5005 East McDowell Road的ONSemiconductor销售的NUF6106。pi型滤波器通常在高于滤波器的截止频率上不能提供足够的衰减。包括有电感器的滤波器典型地是具有与pi型滤波器串联耦合的串联电感器的pi型滤波器。在公开号为US2003/0228848的美国专利申请中公开了这种滤波器的一个例子。感性滤波器典型地在高于滤波器截止频率的频率上具有过多的损耗(典型地称作插入损耗)，并且通常具有所不希望有的群延迟失真。因此，希望将滤波器集成到单片半导体器件上，其具有较低的群延迟失真，在低于截止频率处具有较低的插入损耗，并且在高于截止频率处具有较高的损耗。附图说明图1说明了根据本专利技术集成到半导体器件上的滤波器的实施例一部分的放大平面图；图2示意性地说明了表示根据本专利技术的图1中所示的滤波器的电路的实施例的一部分；图3说明了根据本专利技术的图1中所示的滤波器的一部分的分解图；图4说明了根据本专利技术的图1中所示的滤波器的一部分的放大了的横截面图；和图5说明了根据本专利技术的图1中所示的滤波器的另一部分的放大了的横截面图。为了使说明简洁清楚，图中的各元件都不需要按比例绘制，并且在不同的图中相同的附图标记表示相同的元件。另外，为了使描述简洁，省略了公知的步骤和元件的描述和细节。如本文中所用到的，载流电极表示器件中传输流过该器件的电流的元件，如MOS晶体管的源极或漏极、或者双极晶体管的发射极或集电极、或者二极管的阴极或阳极，控制电极表示器件中控制流过该器件的电流的元件，如MOS晶体管的栅极或者双极晶体管的基极。尽管本文中将器件解释为特定的N沟道或P沟道器件，但本领域的普通技术人员应认识到，根据本专利技术也可以是互补型的器件。为了使附图清楚，所说明的器件结构中的掺杂区通常具有直线边缘和角度精确的拐角。但是，本领域的技术人员应理解，由于掺杂物的扩散和活动，掺杂区的边缘通常并不是直线，并且拐角的角度也不是很精确。具体实施例方式图1示意性地说明了半导体器件10的实施例的一部分的放大了的平面图，该半导体器件10包括集成到半导体衬底37上的五阶贝赛尔滤波器20。采用通常的方式用箭头指示出该滤波器20。如下文中将进一步看到的，滤波器20的各元件有利于形成谐振结构。滤波器20包括用作滤波器20的电感器的第一堆叠的或多层电感器11和第二堆叠的或多层电感器12。如本领域的技术人员将理解的，集成的半导体电感器如电感器11或电感器12或它们的组合可以被用来形成除了五阶贝赛尔滤波器的滤波器20以外的其它类型的滤波器，包括有带通滤波器、Chebyschev滤波器和椭圆滤波器。滤波器20还包括第一暂态电压抑制器件(TVS)75、第一电容器70、第二暂态电压抑制器件(TVS)76、第二电容器71和第三暂态电压抑制器件(TVS)77。图2示意性地说明了表示图1中所示的滤波器20的电路45的实施例的一部分。该描述既参考图1也参考图2。电感器11与电容器70并联耦合，以在衬底37上形成第一谐振电路。电感器12与电容器71并联耦合，以在衬垫37上形成第二谐振电路。TVS 75连接在电感器11的第一端子26和公共返回端子79之间。TVS 75由虚线表示的部分起到滤波器20的第三电容器的功能。TVS 76连接在端子79和电感器11的第二端子27与电感器12的第一端子29的公共连接点之间。TVS 76由虚线表示的部分起到滤波器20的第四电容器的功能。TVS 77连接在电感器12的第二端子28和端子79之间，由虚线表示的部分起到滤波器20的第五电容器的功能。本领域的技术人员理解的是，TVS75、76和77也可以提供对可以连接到滤波器20的其它元件或电路的静电放电保护。图3说明了图1中所示的电感器11和12的一部分的放大了的分解图。图4用常用的方式说明了电感器11的一部分的放大了的横截面图。通过切开电感器11的腿30、31、32、33和34来说明其横截面。该描述参考了图1、图2、图3和图4。所形成的电感器11包括第一电感器元件14和第二电感器元件13。所形成的第一电感器元件14覆盖在衬底37的表面的第一部分的上面，所形成的第二电感器元件13覆盖在元件14的上面。所形成的元件14的结构提供了在元件14的相邻部分之间的电磁耦合，用以使元件14的电感量大于直线导体的电感量。以相同的构图在元件14的上面形成元件13，使得元件13的结构提供了元件13相邻部分之间的电磁耦合，用以使元件13的电感量大于直线导体的电感量。这样，元件13和14彼此磁耦合。另外，元件14和13的构图和覆盖地接近没置提供了元件13和14之间的电磁耦合，这样使得元件13和14形成的用于电感器11的电感量大于单独的元件13的电感量加上单独的元件14的电感量之和。典型地，元件14的相邻部分大约间隔1到6(1-6)微米，元件13的相邻部分大约间隔2到10(2-10)微米。典型地，为了确保在元件13和14之间足够的耦合，元件13与元件14大约间隔0.5到2(0.5-2)微米。为了提供元件13和14之间的电连接，元件13的一个末端或端部在节点16电连接到元件14的一个末端或端部。元件14的第二端部起到电感器11的端子26的作用，元件13的第二端部起到电感器11的端子27的作用。所形成的电感器12包括第一电感器元件22和第二电感器元件21。所形成的第一电感器元件22覆盖在衬底37的表面的第二部分的上面，所形成的第二电感器元件21覆盖在元件22的上面。所形成的元件22的构图提供了在元件22的相邻部分之间的电磁耦合，用以使元件22的电感量大于直线导体的电感量。以相同的构图在元件22的上面形成元件21，使得元件21的结构提供了元件21相邻部分之间的电磁耦合，用以使元件21的电感量大于直线导体的电感量。另外，元件22和21的构图和覆盖地接近设置提供了元件22和21之间的电磁耦合，这样使得元件22和21形成的用于电感器12的电感量大于单独的元件21的电感量加上单独的元件22的电感量之和。为了提供元件22和21之间的电连接，元件21的一个末端或端部在节点23电连接到元件22的一个末端或端部。元件22的第二端部起到电感器12的端子28的作用，元件21的第二端部起到电感器12的端子29的作用。在优选的实施例中，元件13和14形成正方形的螺旋形形状。但是，元件13和14的每一个都可以形成在元件13的相邻部分之间、元件14的相邻部分之间以及元件13和14之间提供相互的磁通耦合的其它形状。例如，元件13和14可以形成圆形的螺旋形、或拉长的螺旋形、或提供磁通耦合的任意一种公知的形状。在该优选实施例中，元件14起始于节点16，在衬底37表面的上方以逆时针方向延伸，直到终止于端子26。元件13起始于节点16，在元件14的具有与元件13的对应部分基本上相同半径的那部分的上面以顺时针方向延伸，并直到终止本文档来自技高网...

【技术保护点】
一种集成半导体电感器，包括：半导体衬底；覆盖半导体衬底至少一部分的第一多层电感器，该第一多层电感器具有第一端子和第二端子，该第一多层电感器还具有覆盖半导体衬底该部分的第一导体、覆盖第一导体的至少一部分的第二导体、设置在第一导体和第二导体之间的第一电介质。

【技术特征摘要】
US 2005-2-11 11/055,6381.一种集成半导体电感器，包括半导体衬底；覆盖半导体衬底至少一部分的第一多层电感器，该第一多层电感器具有第一端子和第二端子，该第一多层电感器还具有覆盖半导体衬底该部分的第一导体、覆盖第一导体的至少一部分的第二导体、设置在第一导体和第二导体之间的第一电介质。2.权利要求1的集成半导体电感器，其中，第一多层电感器的电阻率不大于约每厘米5微欧姆。3.权利要求1的集成半导体电感器，进一步包括延伸通过第一电介质的第一连接，用以形成第一导体和第二导体之间的电接触。4.权利要求1的集成半导体电感器，其中，第一导体和第二导体是金属导体。5.权利要求1的集成半导体电感器，进一步包括与第一多层电感器并联耦合的第一电容器，该第一电容器具有第一端子和第二端子，第一电容器的第一端子耦合到第一多层电感器的第一端子，第一电容器的第二端子耦合到第一多层电感器...

【专利技术属性】
技术研发人员：里安J赫尔利，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]