电子电路、电子电路装置和制造电子电路的方法制造方法及图纸

电子电路具有带有至少一个多栅极功能场效应晶体管的功能电路和带有至少一个多栅极ＥＳＤ保护场效应晶体管的ＥＳＤ保护电路。多栅极功能场效应晶体管被构造为完全耗尽型场效应晶体管，而多栅极ＥＳＤ保护场效应晶体管被构造为部分耗尽型场效应晶体管。

【技术实现步骤摘要】

本专利技术涉及一种电子电路、一种电子电路装置以及一种用于制造电子电路的方法。
技术介绍
诸如未来可能应用的鳍式场效应晶体管电路的多栅极场效应晶体管电路尤其是相对由所谓的静电放电(Electrostatic Discharge，ESD)造成的损坏由于其本身公知的差的热特性很容易损坏。对于差的热特性的主要原因一方面在于很小的几何结构而另一方面在于热绝缘，所述热绝缘作为晶体管结构的电绝缘的不利的副作用产生，所述晶体管结构经常由薄的并且能导电的硅薄膜构成并且通常被涂敷在不能导电的、所埋入的(buried)氧化层上。在未来的高技术中，(也)针对很小的驱动强度的输出驱动电路例如应该以这种方式来可靠地防止静电放电，即与相应的驱动电路并联的静电放电电流(ESD电流)短路并且因此阻止损害所述驱动电路的ESD电流，该ESD电流可能流经高灵敏的驱动电路。此外，尽管ESD保护电路应该安全并且可靠地在地电位的方向上将ESD电流脉冲的能量导出(短路)，仍然期望保证ESD保护电路即使在导出ESD电流脉冲时也不被损坏。由于上述原因，期望ESD保护电路的低的ESD释放电压(ESD触发电压)、下面也被称为ESD击穿电压，驱动电路或者通常任何要借助ESD保护电路来保护的电路还不允许在该ESD释放电压处触发。这种也被称为“触发竞争(Trigger Competition)”的机制尤其是在多栅极结构中具有特别的意义。从[1]中公开了一种通用的鳍式场效应晶体管结构，其中在衬底上的绝缘层上构造鳍(桥形接片)。可是，[1]未说明ESD机制。此外，从[2]中公开了一种二极管结构，该二极管结构被用作ESD保护结构的部分并且以鳍式场效应晶体管工艺来构造。根据[2]的二极管结构尤其是具有这样的缺点，即由于高掺杂的n区(n+区)出现极大的漏电流，该高掺杂的n区直接与高掺杂的p区(p+区)邻接。为了减少所述缺点在[2]中建议，在这两个高掺杂区之间插入低掺杂的体区(Body-Bereich)。在那里所说明的二极管结构基本上与如在通用的平面SOI工艺中用于ESD保护的二极管结构没有区别。此外指明，这种二极管单独不提供有效的ESD保护，而是仅仅将ESD电流负载转向能量供应线路，在能量供应线路的位置上还必须总是设置合适的有效的能量供应箝位(电源箝位(power supply clamping))。因此，ESD问题仅仅被转递给能量供应线路。在[3]中针对SOI工艺(SOI绝缘体上硅(Silicon onInsulator))和鳍式场效应晶体管工艺说明了一种作为ESD保护电路的电压箝位电路。在[3]中所说明的电路的主要应用是在电路正常工作期间对信号不完整性(Desintegritaet)的过滤(即夹紧信号过冲或者信号下冲)。从[4]中公开了一种针对SOI工艺的ESD保护电路。可是，该ESD保护电路十分复杂并且具有这样的附加缺点，即由ESD保护电路影响电路正常工作期间的信号完整性。此外，在[5]和[6]中说明了基于SCR(SCR可控硅整流器(SiliconControl Rectifier))的ESD保护电路。该电路的缺点一方面是该电路有漏电流，而另一方面是阳极到阴极存在相对大的横向间距，这导致了SCR的相对长的接通时间。由于这样的原因，所述结构更确切地说不适于ESD保护，因为在ESD保护电路中必需很短的响应时间。此外，从[7]中公开了一种其它的ESD保护电路，在所述ESD保护电路中所述响应时间相对于在[5]中所说明的ESD保护电路被缩短，其方式是相互较近地布置阳极和阴极的扩散区。可是，即使在这样的ESD保护电路中，由于那里分别设置的n井到p井的高击穿电压，释放电压仍相对高。此外从[7]中公开了，借助所谓的低压阈值(Low VoltageThreshold)SCR减小释放电压，可是根据[7]说明了CMOS体工艺(CMOSBulk Technology)。和[9]说明了在应用SCR的情况下的其它ESD保护电路，其中通过ESD检测器和后置的缓冲级减小触发电压。类似于根据体COMS工艺(Bulk-CMOS-Technology)，根据[8]使用ESD电流脉冲的上升沿，以便触发ESD结构。即使在这样的ESD保护电路中，阳极区与阴极区之间的相对大的间距导致非最佳的触发时间。在[11]中公开了一种具有鳍式场效应晶体管元件的ESD保护电路，其中所述ESD保护电路与所集成的电路的接线端子耦合。在[12]中说明了一种模型，所述模型用于预测部分耗尽(Partially Depleted，PD)载流子的SOI-MOS场效应晶体管的ESD保护电平(ESD-Schutz-Level)。在[13]中公开了一种完全耗尽(Fully Depleted，FD)载流子的MOS晶体管和ESD-MOS晶体管，其中FD-MOS晶体管和ESD-MOS晶体管被构造在共同的SOI衬底上。
技术实现思路
本专利技术基于以下问题，即以简单的方式可靠地防止电子电路由于静电放电而被损坏。所述问题通过具有根据独立权利要求的特征的电子电路、电子电路装置以及通过用于制造电子电路的方法来解决。本专利技术的示例性的改进方案由从属权利要求得到。所述的本专利技术的改进方案不仅涉及电子电路而且涉及电子电路装置以及用于制造电子电路的方法。电子电路具有至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管。此外，设置至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极ESD保护场效应晶体管。多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管(即，完全耗尽型(Fully Depleted)场效应晶体管，FD场效应晶体管)或者被构造为部分耗尽电载流子的晶体管(即，部分耗尽型(Partially Depleted)场效应晶体管，PD场效应晶体管)，而多栅极ESD保护场效应晶体管被构造为部分耗尽电载流子的晶体管(即，部分耗尽型(Partially Depleted)场效应晶体管，PD场效应晶体管)。多栅极保护场效应晶体管的触发电压小于多栅极功能场效应晶体管的触发电压。所述功能电路具有针对预定的功能被构造在电路装置内的那些电子部件，因此这一般是防止静电放电的电子电路的部件。通常，ESD保护电路可被理解为被用于保护功能电路部件的那些部件。在本说明书的范围中，多栅极场效应晶体管被理解为具有至少两个栅极的场效应晶体管，其中至少两个栅极例如被实现在绝缘体上所涂敷的桥形接片(也称作鳍)的侧壁上。因此，如果例如如在三栅极场效应晶体管中那样在鳍的两个侧壁上分别布置一个栅极并且在鳍顶上同样布置一个栅极以及提供所期望的栅极控制效应，则多栅极场效应晶体管例如可以具有两个栅极或者也可以具有三个栅极。所述多栅极功能场效应晶体管可被构造为鳍式场效应晶体管。此外，可替换地或者附加地，所述多栅极ESD保护场效应晶体管可被构造为鳍式场效应晶体管。电子电路装置具有至少一个焊点端子(Pad-Anschluss)、也就是电子电路装置的外部接线端子，以及具有与所述焊点端子电耦合的电子电路，所述电子电路就它而言具有上述部件。在用于制造电子电路的方法中构成至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管。此外，构本文档来自技高网...

【技术保护点】
电子电路，　　　　●具有至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管，　　　　●具有至少一个ＥＳＤ保护电路，所述ＥＳＤ保护电路具有至少一个带有至少两个栅极的多栅极保护场效应晶体管，　　　　●其中，所述多栅极保护场效应晶体管被构造为部分耗尽电载流子的晶体管，其中所述多栅极保护场效应晶体管的触发电压小于所述多栅极功能场效应晶体管的触发电压。

【技术特征摘要】
DE 2005-5-18 102005022763.51.电子电路，●具有至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管，●具有至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极保护场效应晶体管，●其中，所述多栅极保护场效应晶体管被构造为部分耗尽电载流子的晶体管，其中所述多栅极保护场效应晶体管的触发电压小于所述多栅极功能场效应晶体管的触发电压。2.根据权利要求1所述的电子电路，其中，所述多栅极功能场效应晶体管被构造为部分耗尽电载流子的晶体管。3.根据权利要求1所述的电子电路，其中，所述多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管。4.根据权利要求1或2之一所述的电子电路，●其中，所述多栅极功能场效应晶体管被构造为鳍式场效应晶体管，如/或●其中，所述多栅极保护场效应晶体管被构造为鳍式场效应晶体管。5.根据权利要求1或2之一所述的电子电路，●其中，所述多栅极保护场效应晶体管不同于所述多栅极功能场效应晶体管在空间上被确定尺寸，和/或●其中，所述多栅极保护场效应晶体管不同于所述多栅极功能场效应晶体管利用掺杂原子来掺杂。6.根据权利要求1或2之一所述的电子电路，其中，所述多栅极保护场效应晶体管和所述多栅极功能场效应晶体管被构造为绝缘体上硅晶体管。7.根据权利要求1或2之一所述的电子电路，其中所述多栅极功能场效应晶体管被构造为驱动晶体管。8.根据权利要求1或2之一所述的电子电路，●其中，所述功能电路具有多个多栅极功能场效应晶体管，和/或●其中，所述ESD保护电路具有多个多栅极保护场效应晶体管。9.根据权利要求1或2之一所述的电子电路，●其中，所述多个多栅极功能场效应晶体管相互并行耦合，和/或●其中，所述多个多栅极保护场效应晶体管相互并行耦合。10.根据权利要求1或2之一所述的电子电路，●其中，所述功能电路具有多个相互并行耦合的多栅极功能场效应晶体管，●其中，所述多个多栅极功能场效应晶体管中的至少两个多栅极功能场效应晶体管具有不同的鳍宽度。11.根据权利要求10所述的电子电路，其中，所述多个多栅极功能场效应晶体管中的至少一个较外面的多栅极功能场效应晶体管具有比内部的多栅极功能场效应晶体管大的鳍宽度。12.根据权利要求1或2之一所述的电子电路，●其中，所述ESD保护电路具有多个相互并行耦合的多栅极保护场效应晶体管，以及●其中，所述多个多栅极功能场效应晶体管中的至少两个多栅极保护场效应晶体管具有不同的鳍宽度。13.根据权利要求12所述的电子电路，其中，所述多个多栅极保护场效应晶体管中的至少一个较外面的多栅极保护场效应晶体管具有比内部的多栅极保护场效应晶体管大的鳍宽度。14.根据权利要求1或2之一所述的电子电路，其中，所述多栅极功能场效应晶体管和所述多栅极保护场效应晶体管相互并行地电耦合。15.电子电路装置，●具有焊点端子，●具有与该焊点端子电耦合的电子电路，所述电子电路具有a)至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管，b)至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极保护场效应晶体管，c)其中，该多栅极保护场效应晶体管被构造为部分耗尽电载流子的晶体管，其中，该多栅极保护场效应晶体管的触发电压小于该多栅极功能场效应晶体管的触发电压。16.根据权利要求15所述的电子电路装置，●其中，所述多栅极功能场效应晶体管的第一源极/漏极端子与所述多栅极保护场效应晶体管的第一源极/漏极端子以及与所述焊点端子相耦合，●其中...

【专利技术属性】
技术研发人员：C鲁斯，T舒尔茨，N乔哈里，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]