无机/有机介电薄膜的沉积系统及方法技术方案

提供了一种在衬底表面上沉积介电膜的系统和方法，所述系统具有一个带有用于支撑衬底的衬底支架的处理室和一个或多个用于将气体送入处理室的气体入口，提供了在所述处理室内确定第一个等离子体区的第一个等离子体源，而且，还提供了在所述处理室内确定第二个等离子体区的第二个等离子体源。气体分别在所述第一个和第二个等离子体区发生不同程度的离子化，而且，这些分别离子化的气体发生反应，在衬底表面上形成介电膜。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种沉积氧化物膜的系统和方法，而且，更具体地，涉及一种在衬底表面上沉积具有低介电常数(κ)的无机/有机氧化物膜的系统和方法。
技术介绍
未来微电子工业面临的最大挑战之一是找出能够取代二氧化硅作为一种金属层间或内部介电材料的先进介电材料，介电薄膜层是集成电路和半导体的基本组件。这种膜能够在元件之间形成电绝缘，随着器件密度的增加，一般采用多层介电膜对器件部件进行隔离。当形成介电膜时，重要的是所述膜应具有某些性能，例如，良好的间隙填充，热稳定性和有利的电性能，使用最广泛的介电层，二氧化硅(SiO2)，可采用各种方法形成。最常用的方法是化学气相沉积(CVD)；等离子体CVD和旋转涂覆。追求更高的元件密度的关键驱动力是运行速度的提高。集成电路中元件间的距离越小，信号的传输越快，然而，随着元件密度增加和线路间的间隙变小，对绝缘薄膜的要求变得更严格。当临界部件尺寸降至约0.25微米以下时，绝缘介电材料的介电常数(κ)变得更加重要，特别是，介电常数决定器件的电容，并且因此也影响(a)电容互连(interconnect)延迟，(b)可能引起信号传输错误的串扰，以及(c)能耗。所有这些影响都可以通过降低绝缘材料的介电常数来降至最小。为了获得最高的传输速度，电容互连或RC的延迟必须最小。一般有两种途径减小给定器件的RC延迟。第一种是通过使用不同的金属来降低互连线路的电阻，第二种方法是通过改进或者使用不同的介电材料来降低介电常数。这两种方法在已有技术中都已采用，但第一种方法只有一种替代物(铜)，而第二种方法则存在众多的替代方案。目前，器件可加入5个或6个介电层，所有介电层均由二氧化硅构成，采用具有适当的低介电常数(低κ)的材料替代SiO2结果将会使速度极大提高，并且还可降低器件的能耗。介电常数可能的最低值为1.0(真空介电常数)而二氧化硅SiO2的介电常数为约3.9～4.0，介电常数值低于二氧化硅的称为“低κ”膜，任何具有低于3.0的介电常数的膜在工业中均被不严格地认为是“极低κ”膜，文献中也谈到了“超低κ”膜，这不严格地适合于介电常数小于2.0的膜。具有低介电常数的膜必须满足适当集成到器件中所需的其它要求，具体而言，膜的其它关键性能包括，但不受此所限(1)击穿场强或击穿电压，(2)漏电电流，(3)热稳定性，以及(4)与其它膜层的粘着性。击穿场强的单位是伏特/单位长度，它是绝缘材料不再绝缘，发生击穿并且导致短路时的电压。最小击穿场强通过用电路工作电压除以相邻导电元件间的间距来确定。例如，对于工作电压为3.3伏的0.25微米元件，其击穿电压必须超过13.2伏/微米，或0.132MV/cm，理想的是存在一个安全系数，介电膜的击穿场强的工业标准大于0.5MV/cm。漏电电流指的是在低于击穿场强的指定电场强度下通过绝缘体的电流通量，介电膜的漏电电流密度的采用标准是在0.05MV/cm的施加电场强度下低于2×10-8安培/cm2。如果击穿场强足够高(例如，满足要求值＞0.50MV/cm)，并且，如果漏电电流足够低(例如，满足要求值在0.50MV/cm的施加电场下小于2×10-8安培/cm2)，则使用该介电层本身即可，而不收使用其它的介电阻挡层，然而，如果击穿场强低(例如，＜100伏/微米)或者漏电电流高(例如在0.1MV/cm的施加电场下大于10-10安/cm2)，则可能要求附加的介电阻挡层，例如共形气相沉积的SiO2或SiN4涂层。将具有高击穿场强的薄内衬如SiO2或SiN4与低介电常数的材料组合可以获得全面改善的介电性能，然而，组合介电层的净介电常数比低介电常数材料本身的数值高。优选的方法是引入一种单一的同时既有低的介电常数又有高的击穿场强的介电材料，以便将包含阻挡层所要求的额外制造步骤减至最少，而且还能够利用该单一材料的低介电常数。对高温下的机械稳定性进行要求是因为典型的半导体晶片制造电路需经历许多处理步骤，接着进行的层的沉积或处理温度可能高达400℃，因此，该值经常用来判断膜材料的耐久性。最后，绝缘膜的粘着性能必须适合于进行接下来的处理以及能够确保热和电性能的稳定，所以，这一要求就是介电膜与其它层及衬底牢固结合。现有技术制备薄介电膜的方法例如包括化学气相沉积(CVD)和旋涂法。CVD法典型地是将热能作用于前体化合物和反应剂以便发生化学反应。其它的辅助CVD方法可以使用液体或等离子体来促进化学反应，虽然也可以使用被汽化并且喷入处理室的液体，但常用的前体化合物是气体。另一方面，旋涂法典型地是将在液相载体中悬浮的前体沉积在正处于旋转状态的衬底上形成均匀薄膜，然后将衬底上的涂层固化，旋涂膜的装置可以相当简单，然而，从化学前体的种类，填充衬底上的小结构部件的能力，膜处理窗口的宽度和能够满足的参量，以及调控所获得的膜的化学组成和性能的能力上看，CVD方法更优。已对多种材料作为半导体制造中的低κ介电层进行了研究，已尝试将氟加入SiO2膜中降低膜的介电常数，采用等离子体CVD法形成的稳定的氟掺杂SiO2的介电常数典型地为3.5-3.7，然而，对于几何尺寸远小于0.25微米的器件而言，要求具有甚至更低的介电常数的材料。另一种制备低κ膜的等离子体CVD方法是沉积高度交联的碳氟化合物膜，该膜通常称为氟化无定形碳。据报导，这种膜中更有前景的类型在第一次退火后的介电常数一般为2.5-3.0。然而，氟化无定形碳的最突出的问题仍然与膜的粘着性，热稳定性(包括尺寸稳定性)，以及集成性有关。也对聚合物材料进行了研究，例如，旋涂涂覆的聚合物材料已得到应用，虽然它们的介电常数较低，但是，由于受到加工及材料的限制，这些聚合物不完全令人满意，在约400-450℃的标准处理条件下，聚合物一般呈热不稳定和尺寸不稳定状态，虽然已考虑将这些材料用于嵌入结构，但是，一般而言，它们不适合完全堆垛间隙填充(full stack gap fill)或镶嵌结构。由于旋涂涂覆的聚合物存在上述不足，已探讨将气相聚合作为另一种制备低介电常数材料的方法，采用气相聚合法制备的一种特殊聚合物是聚对亚苯基二甲基，例如，聚对亚苯基二甲基N(ppx-N)和聚对亚苯基二甲基F(ppx-F)，聚对亚苯基二甲基的介电常数典型地为2.3-2.7，因此，作为用于集成电路中的低介电材料很有吸引力，然而，迄今已制备的聚对苯二甲基中，ppx-N的热稳定性差；ppx-F价格昂贵，或者它们的机械稳定性较差。正如前面所述及的那样，氟化材料典型地能减小总体介电常数值，具有极低介电常数的一种材料是聚四氟乙烯(PTFE)，其介电常数为约1.9，最近的进展是试图通过使具有适当介电常数的材料变得更多孔，即，将低介电常数的空气掺入膜中来降低材料的介电常数，材料的孔隙率越高，其介电常数越低，然而，高孔隙率的材料的结构趋于更脆弱，并且可能不满足平面化要求。另外，含氟材料的不足之处在于要求添加阻挡层，以便最大程度地降低在处理期间和随时间的氟的迁移。不幸地，含氟材料存在要求添加阻挡层以使在处理期间和随时间而发生的氟迁移程度最轻的缺点，这一问题在那些使用铜的制造方法中将更加严重，因为铜本身趋于迁移，已表明能有效抑制氟的迁移的阻挡层如TiN具有高的介电常数，因此，可能会抵消氟化膜带来的优点。最近，美国专利6,068,8本文档来自技高网...

【技术保护点】
在衬底表面上沉积介电薄膜的系统，包括：具有用于支撑衬底的衬底支架的处理室和一个或多个用于将气体送入处理室的气体入口；在所述处理室内确定第一个等离子体区的第一个等离子体源；以及在所述处理室内确定第二个等离子体区的第二个等离子体源； 其中，所述气体在所述第一个和第二个等离子体区分别发生不同程度的离子化，并且，所述分别离子化的气体发生反应，在所述衬底表面上形成介电膜。

【技术特征摘要】
US 1999-11-19 60/166,6621.在衬底表面上沉积介电薄膜的系统，包括具有用于支撑衬底的衬底支架的处理室和一个或多个用于将气体送入处理室的气体入口；在所述处理室内确定第一个等离子体区的第一个等离子体源；以及在所述处理室内确定第二个等离子体区的第二个等离子体源；其中，所述气体在所述第一个和第二个等离子体区分别发生不同程度的离子化，并且，所述分别离子化的气体发生反应，在所述衬底表面上形成介电膜。2.根据权利要求1的系统，还包括在所述处理室内确定的第三个等离子体区。3.根据权利要求1的系统，其中，所述第二个等离子体区紧邻衬底支架。4.根据权利要求1的系统，其中，所述第一个等离子体源由一个紧邻处理室外壁的电极构成。5.根据权利要求1的系统，其中，所述第二个等离子体源由伸入处理室内的空心管状阴极构成。6.根据权利要求5的系统，其中，一种或多种气体通过空心管状阴极送入处理室。7.根据权利要求1的系统，还包括与处理室相连的用于将气体从处理室排出的真空系统。8.根据权利要求7的系统，其中，所述真空系统还包括位于处理室顶部的抽气增压室；以及与所述抽气增压室相连以便将气体从处理室顶部抽出的泵。9.根据权利要求7的系统，其中，所述真空系统还包括设置在处理室底部并且围绕衬底支架外圆周的环状抽气增压室；以及与所述抽气增压室相连，以便将气体从处理室的底部抽出的泵。10.根据权利要求9的系统，还包括一个位于所述抽气增压室内并且具有偏心外周边的环孔。11.根据权利要求5的系统，还包括一个与空心管状阴极导电连结的锥体，所述锥体的内部区域确定第三个等离子体区。12.在衬底表面上沉积介电膜的系统，包括处理室；处于所述处理室内的衬底支架；一个或多个用于将一种或多种气体送入所述处理室的气体入口；与所述处理室相连的包括抽气增压室和泵的真空系统，其中，气体从处理室的顶部或底部中的任何一个，或者同时从顶部和底部排出；以及所述处理室具有用于产生第一个等离子体区的第一个等离子体源和用于产生第二个等离子体区的第二个等离子体源，其中，所述一种或多种气体分别在所述第一个和第二个等离子体区发生离子化，而且，所述分别离子化的气体发生反应，在衬底表面上形成介电膜。13.根据权利要求12的系统，还包括位于所述处理室内并且与所述等离子体源之一导电连接的锥体，所述锥体的内部区域确定第三个等离子体区。14.在处理室内在衬底表面上沉积介电薄膜的方法，包括将一种或多种气体送入所述...

【专利技术属性】
技术研发人员：J费尔茨，ES罗帕塔，
申请(专利权)人：纳米表面系统公司，ASML美国公司，
类型：发明
国别省市：US[美国]