半导体单元布局结构制造技术

一种半导体单元布局结构，包括多个半导体单元，其中至少有一对单元之间有至少一重叠构件存在，使得此对单元所占面积小于其各自面积之和。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的结构，特别是涉及一种半导体单元(semiconductor cell)的布局(layout)结构。
技术介绍
在半导体集成电路设计的领域中，设计者时常会采用单元(cell)的概念，以简化设计流程，而现代的大规模集成电路即主要是由许多标准单元(standard cell)所构成者。所谓“标准单元”即是指具有特定功能的逻辑电路(如与非门(NAND gate)、或非门(NOR gate)等)的区块，或是其它种类电路的区块，其“高度”(height)皆固定，且电路布局已经过周密的设计，以使其空间应用效率最佳化。标准单元的相关基础知识例如可见于美国专利第5,798,541号中。在一般集成电路工艺的数据库中，通常会存有上千种的标准单元的信息。请参照图1，例示现有集成电路中在单元宽度方向(与单元高度方向垂直的方向)上相邻的两个标准单元100与200，各自包含一CMOS元件。亦即单元100包含NMOS晶体管(简称NMOS)110与PMOS晶体管(简称PMOS)120，单元200包含NMOS 210与PMOS 220。单元100与200具有相同的“高度”H，且单元10本文档来自技高网...

【技术保护点】
一种半导体单元布局结构，包括多个半导体单元，其中至少有一对单元之间有至少一重叠构件存在，使得该对单元所占面积小于其各自面积之和。

【技术特征摘要】
1.一种半导体单元布局结构，包括多个半导体单元，其中至少有一对单元之间有至少一重叠构件存在，使得该对单元所占面积小于其各自面积之和。2.如权利要求1所述的半导体单元布局结构，其中该些半导体单元包括高度相同的多个标准单元，其在与该高度方向垂直的一宽度方向上排成多列。3.如权利要求2所述的半导体单元布局结构，其中该对单元间的该重叠构件由该对单元各自的对应构件在该宽度方向上重叠而获得。4.如权利要求3所述的半导体单元布局结构，其中该对单元包括第一与第二单元，该第一单元包括第一CMOS元件，且该第二单元包括第二CMOS元件。5.如权利要求4所述的半导体单元布局结构，其中该第一CMOS元件包括第一N基底区与第一P井区；该第二CMOS元件包括第二N基底区与第二P井区；该第一N基底区与该第二N基底区重叠；以及该第一P井区与该第二P井区重叠。6.如权利要求4所述的半导体单元布局结构，其中该第一CMOS元件包括第一N井区与第一P基底区；该第二CMOS元件包括第二N井区与第二P基底区；该第一N井区与该第二N井区重叠；以及该第一P基底区与该第二...

【专利技术属性】
技术研发人员：廖作祥，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]