【技术实现步骤摘要】
本专利技术涉及，在绝缘膜上形成第1凹部，与该第1凹部重叠地形成第2凹部，向第1凹部和第2凹部中堆积导电体材料的。
技术介绍
近年来，随着半导体器件等的高集成化以及高速化，减小配线材料电阻变得越来越重要。虽然该配线材料有多种多样，但有些配线材料，难以进行干式腐蚀加工。为此，人们采用在下层配线上堆积绝缘膜，在该绝缘膜上形成连接孔和配线槽，向其中堆积导电体材料这样一种工艺。这种现有的工艺，是在下层配线上堆积绝缘膜，在该绝缘膜上利用光蚀刻技术形成具有连接孔的图案的抗蚀剂层，以该抗蚀剂层为掩膜对绝缘膜进行腐蚀从而形成作为第1凹部的连接孔，然后将抗蚀剂层除去。之后，在连接孔和绝缘膜上涂布填埋材料将连接孔填埋。在这里，作为填埋材料，使用的是含有具有防反射膜功能的芳香族类化合物的有机高分子材料。其次，对填埋材料进行反应式离子腐蚀或进行氧等离子体中灰化等全面腐蚀而使之仅存留于连接孔内。之后，利用光蚀刻技术，在填埋了填埋材料的绝缘膜上形成具有与连接孔重合的配线槽的图案的抗蚀剂层，以该抗蚀剂层为掩膜将填埋材料和绝缘膜腐蚀至既定深度而形成作为第2凹部的配线槽。此时，连接孔底部的下层配...
【技术保护点】
【技术特征摘要】
1.一种埋入式配线结构的制造方法，其特征是具有，在绝缘膜上形成第1凹部的工序，在该第1凹部和所说绝缘膜上涂布填埋材料将所说第1凹部填埋的工序，对所说填埋材料进行化学机械研磨使之仅存留在所说第1凹部内的工序，在填埋了所说填埋材料的所说绝缘膜上形成具有与所说第1凹部重合的第2凹部的图案的抗蚀剂层的工序，以该抗蚀剂层为掩膜将所说填埋材料和所说绝缘膜腐蚀至既定深度而形成第2凹部的工序，将经过上述腐蚀后残留的所说抗蚀剂层和所说填埋材料除去的工序，以及，向所说第1凹部和所说第2凹部中堆积导电体材料的工序。2.一种埋入式配线结构的制造方法，其特征是具有，在下层配线上堆积绝缘膜的工序，在该绝缘膜上形成连接孔的工序，在所说连接孔和所说绝缘膜上涂布填埋材料将所说连接孔填埋的工序，对所说填埋材料进行化学机械研磨使之仅存留于所说连接孔内的工序，在填埋了所说填埋材料的所说绝缘膜上形成具有与所说连接孔重合的配线槽的图案的抗蚀剂层的工序，以该抗蚀剂层为掩膜将所说填埋材料和所说绝缘膜腐蚀至既定深度而形成配线槽的工序，将经过上述腐蚀后残留的所说抗蚀剂层和所说填埋材料除去的工序，以及，向所说连接孔和所说配线槽中堆积导电体材料的工序。...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。