半导体装置的制造方法制造方法及图纸

本发明专利技术可提高沟渠形成用抗蚀图案的尺寸控制性。在覆盖Ｃｕ配线１的层间绝缘膜２内，形成与Ｃｕ配线１连接的通孔３。通过电解在通孔３内填充导电性高分子４。在层间绝缘膜２上通过照片制版形成抗蚀图案５，通过以抗蚀图案５为掩模的蚀刻，形成与通孔３连接的沟渠６。然后，除去抗蚀图案５及导电性高分子４。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，具体地说，涉及双重镶嵌构造的形成方法。
技术介绍
近来，采用一体形成通孔(连接孔)和沟渠(配线沟渠)的双重镶嵌工艺来形成半导体装置的配线构造。在沟渠之前先对通孔开口的先通孔法与先沟渠法相比较，具有当通孔与沟渠不重合时可确保开口余量的优点(例如，参照专利文献1)。但是，先通孔法中，为了防止沟渠形成用的蚀刻对Cu配线造成蚀刻损坏，必须如下所述地在通孔填充抗蚀剂、有机ARC等的填充材料。图5是说明传统的的工序的截面图。首先，如图5(a)所示，形成覆盖Cu配线1的层间绝缘膜2。接着，如图5(b)所示，通过照片制版和蚀刻，在层间绝缘膜2内形成通孔3。然后，如图5(c)所示，在包含通孔3内侧的层间绝缘膜2上通过旋涂法等形成填充材料21。接着，图5(d)所示，进行填充材料21的内刻蚀。然后，如图5(e)所示，在层间绝缘膜2上形成抗蚀图案22。而且，如图5(f)所示，通过以抗蚀图案22为掩模的刻蚀形成沟渠23。接着，如图5(g)所示，除去抗蚀图案22和填充材料21。然后，通过在沟渠23及通孔3内填充Cu等的配线材料，形成配线构造。 特开2002-203898号公报(第2页)上述本文档来自技高网...

【技术保护点】
一种具有双重镶嵌构造的半导体装置的制造方法，包括：在覆盖下地配线的层间绝缘膜内，形成与该下地配线连接的通孔的工序；在上述通孔内，通过电解形成导电性高分子的工序；形成上述导电性高分子后，在上述层间绝缘膜上形成抗蚀图案的 工序；通过以上述抗蚀图案为掩模的蚀刻，形成与上述通孔连接的沟渠的工序。

【技术特征摘要】
JP 2003-2-20 43303/031.一种具有双重镶嵌构造的半导体装置的制造方法，包括在覆盖下地配线的层间绝缘膜内，形成与该下地配线连接的通孔的工序；在上述通孔内，通过电解形成导电性高分子的工序；形成上述导电性高分子后，在上述层间绝缘膜上形成抗蚀图案的工序；通过以上述抗蚀图案为掩模的蚀刻，形成与上述通孔连接的沟渠的工序。2.权利要求1所述的制造方法，其特征在于，上述导电性高分子是苯胺、吡咯或噻吩聚合物。3.权利要求1或2所述的制造方法，其特征在于，上述导电性高分子也在...

【专利技术属性】
技术研发人员：齐藤隆幸，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]