形成可靠铜互连器的方法技术

一种可靠Ｃｕ互连器的形成，是通过将Ｃｕ（２７）填充介电层（２３，２５）中的开口，以及接着在ＮＨ↓［３］中进行激光加温退火（２９），以还原铜氧化物以及回流该沉积Ｃｕ，从而消除空隙（２８）以及减少接触电阻。实施方案中包含采用ＮＨ↓［３］流速约为２００至约２０００ｓｃｃｍ的激光加温退火（２９）。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于在半导体装置中的铜(Cu)及/或Cu合金金属化，特别是有关于形成可靠Cu或Cu合金互连器的方法，例如在低介电常数材料中的单或双镶嵌结构。本专利技术特别可应用于制造具有亚微米设计部件(features)与有改善的电子迁移(electromigration)电阻的高导电率互连器的高速集成电路。
技术介绍
对于高密度与操作性的逐渐上升的需求，造成对半导体制造技术的严格要求，特别是提供具电子迁移电阻的低R×C(电阻×电容)互连图形的互连技术，其中亚微米级通孔(via)、触点及沟槽具高深宽比(aspect ratio)。常规半导体装置包括半导体基材、典型掺杂单晶硅、及大量顺序形成的层间介电材料以及导电图形。集成电路的形成包含许多导电图形，该导电图形包括由线路间间隔(interwiring spacing)所分离的导线以及许多互连线路，例如总线、位线、字线与逻辑互连线路。典型地，在不同层，例如上层与下层的导电图形是通过导电塞填充于通孔(via hole)中来电连接，而导电塞填充接触孔建立在半导体基材，例如源/漏区上具有活性区域的电连接。于沟槽中形成的导线一般基本上是相对于半导体基材水平延伸。当装置几何收缩至亚微米级时，半导体“芯片(chip)”包括五级或更多级金属化变得更为普遍。填充于通孔的导电塞的形成一般是通过沉积层间介电材料(interlayer dielectric)于包括至少一导电图形的导电层上，通过常规的光刻(photolithographic)及蚀刻技术形成穿过层间介电材料的开口，以及以例如钨(W)的导电材料填充该开口。在层间介电材料表面的多余导电材料一般是通过化学机械抛光(CMP)加以移除。其中常规的方法为镶嵌方法且其基本上包括在层间介电材料中形成开口以及以金属填充该开口。双镶嵌技术包括形成一开口，该开口包括一下部触点或通孔部分用以连通至上部沟槽部分，其中该开口中填充导电材料，一般为金属，以同时与导线电接触的成导电塞。高性能的微处理器应用需要快速的半导体电路。半导体电路的控制速度与互连图形的电阻及电容是呈反向变化。当集成电路变得更加复杂以及特征尺寸与间距变得更小时，该集成电路速度变得更少地依靠晶体管本身，而更加依赖该互连图形。微型化需要具有小触点与小截面的长互连器。当金属互连器的长度增加且截面面积及互连器之间的距离减小，则由互连线路产生的电阻×电容(R×C)延迟增加。假使互连节点是安排在一相当大的距离上，例如在亚微米技术中的数百微米或更多，该互连电容限制电路节点的电容负载，以及进而限制该电路速度。当设计规格减小至约0.12微米或更小时，由于集成电路速度延迟引起的抑制率(rejection rate)明显减小产量以及增加制造成本。再者，由于线宽减少导电性，而电子迁移电阻变得更重要。Cu或Cu合金已受到相当大的注意，以作为取代在互连器金属化中铝的替代候选材料。Cu相对价格低廉、容易加工以及具有较Al为小的电阻(resistively)。此外，Cu相较于W具有改良电性能，使Cu成为用作导电塞以及导电线路的令人满意的金属材料。形成Cu塞及线路的方法包括利用CMP的镶嵌(damascene)结构的使用。然而，由于Cu会穿过介电层材料间扩散，例如二氧化硅，Cu互连结构必须用扩散阻障层包覆。典型的扩散阻障金属包括钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钛(Ti)、钛钨(TiW)、钨(W)、氮化钨(WN)、钛-氮化钛(Ti-TiN)、氮硅化钛(TiSiN)、氮硅化钨(WSiN)、氮硅化钽(TaSiN)以及氮化硅(silicon nitride)用以包覆Cu。使用该阻障材料包覆Cu，并非限制Cu与介电层间的界面(interface)，而同样地包含有其它金属的界面。还有额外问题伴随常规互连方法。例如当特征尺寸降低至深亚微米范围，该深宽比增加且通常在互连器中产生空隙。参阅图1，在下面的部件，例如金属线，是形成在介电层10中，其上具有盖层12(cappinglayer 12)。上方介电层13及15是插入蚀刻挡止层14(etch stop layer 14)而形成。双镶嵌结构的形成是通过在介电层13及15中蚀刻形成开口，沉积阻障金属层16，沉积Cu或Cu合金以填充该开口，以及实施CMP以形成Cu线路17A，以连通下部的Cu通孔(Cu via)17B，而其电连接至下部的金属部件11。接着沉积氮化硅盖层18。空隙19的形成一般是不利地影响电路可靠性以及减少电子迁移的电阻。该空隙的形成是可能由于各种的原因，例如在完全填充具有降低尺寸的开口时的显著困难，例如通孔开口约为0.21到0.23微米。当设计准则延伸至更深亚微米范围，该互连图形的可靠性变成特别重要且电子迁移变得更加有问题。因此，需要方法使得能够形成包覆的Cu及Cu合金互连器，以用于具更准确的垂直金属化水平，改良可靠性，增加电子迁移电阻以及降低接触电阻。特别需要的方法是能够形成Cu或Cu合金双镶嵌结构，其形成在具有低介电常数(k)的介电材料中，具有改良可靠性和电子迁移电阻以及降低的接触电阻。
技术实现思路
本专利技术的优点是具有高度可靠的Cu或Cu合金互连器的半导体装置的制造方法，其改善电子迁移电阻与降低接触电阻。本专利技术的另外优点与其它特征将于接下的说明书中提出，同时部分将对于本领域技术人员依据接下来的查阅或由本专利技术的实施例中所学习而更加清楚。本专利技术的优点可在权利要求书所特别指出而予以了解与获得。根据本专利技术，该前述的与其它特点部分是通过制造半导体装置的方法达到，该方法包括在介电层中形成开口；沉积Cu或Cu合金以填充该开口；以及于氨(NH3)中激光加温退火(laser thermal annealing)该沉积的Cu或Cu合金。本专利技术的具体实施方案包括在约0.28到约0.34焦耳/cm2的辐射通量(radiant fluence)下，通过在沉积的Cu或Cu合金上照射脉冲激光光束Cu或Cu合金进行激光加温退火，利用的NH3流速为约200到约2000sccm，将沉积的Cu或Cu合金的温度提高到约983℃至约1183℃，由此回流(reflow)沉积的Cu或Cu合金且消除空隙。在激光加温退火期间使用NH3有利地还原在回流之前及回流期间的铜氧化物(copper oxide)，从而减少接触电阻及改良装置可靠性。本专利技术的实施方案包括在激光加温退火后接着执行CMP以进行平面化(planarizing)，以使曝露的Cu或Cu合金表面基本上与介电层的上表面同平面，在包含NH3的等离子体中处理该曝露Cu或Cu合金表面，以移除铜氧化物，以及接着通过等离子体强化化学气相沉积(PECVD)沉积氮化硅盖层于该等离子体处理的表面上。本专利技术的实施方案进一步包括单及双镶嵌技术，其包括在基片(wafer)上的一个或更多个层间介电材料中形成开口，沉积下方扩散阻障层，例如包括内衬该开口的氮化钽层以及该氮化钽层上的α-钽(α-Ta)层的复合材料。接着可沉积晶种层(seed layer)。接着沉积Cu或Cu合金层以填充该开口。接着进行在NH3中的激光加温退火，以还原铜氧化物且回流该沉积Cu或Cu合金以消除空隙。接着进行CMP以移除超出该开口的Cu或Cu合金而使曝露的表面氧化。接着将基片输送至匣室本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，所述方法包括：在介电层（２３，２５）中形成开口；沉积铜（Ｃｕ）或Ｃｕ合金以填充所述开口（２７）；以及在氨（ＮＨ↓［３］）中激光加温退火（２９）所述沉积的Ｃｕ或Ｃｕ合金。

【技术特征摘要】
US 2001-11-8 09/986,2671.一种制造半导体装置的方法，所述方法包括在介电层(23，25)中形成开口；沉积铜(Cu)或Cu合金以填充所述开口(27)；以及在氨(NH3)中激光加温退火(29)所述沉积的Cu或Cu合金。2.根据权利要求1所述的方法，其包括在约0.28到约0.34焦耳/cm2的辐射通量下，通过在所述沉积的Cu或Cu合金(27)上照射脉冲激光光束(29)Cu或Cu合金进行激光加温退火。3.根据权利要求2所述的方法，其包括激光加温退火(29)以加热所述沉积的Cu或Cu合金(27)到约983℃至约1183℃的温度，从而回流所述沉积的Cu或Cu合金Cu或Cu合金。4.根据权利要求1所述的方法，其包括使用NH3流速为约200至约2000sccm的激光加温退火(29)。5.根据权利要求1所述的方法，其包括在...

【专利技术属性】
技术研发人员：MV恩戈，A哈利韦尔，E佩顿，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]