在半导体器件中形成铜布线的方法技术

一种在半导体器件中形成铜布线的方法，可包括以下步骤：在半导体衬底上方沉积下绝缘膜；在下绝缘膜中形成通孔；在下绝缘膜的上部的整个表面上方沉积钨，使得用所述钨来对所述通孔进行间隙填充；通过执行钨化学机械抛光工艺来去除沉积在所述下绝缘膜的上部上方的过多的钨，形成钨插塞；通过执行钨回蚀工艺，去除保留在所述下绝缘膜的上部上方的钨；在所述下绝缘膜的上部上方沉积上绝缘膜；通过在所述上绝缘膜上形成沟槽，暴露所述钨插塞的上部；通过在所述上绝缘膜的整个表面上方沉积铜，使得用所述铜来对所述沟槽进行间隙填充；以及平坦化位于所述沟槽的上部上方的铜。本发明专利技术的方法能在形成铜布线的单镶嵌工艺中防止铜布线之间的短路。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及这样的一种在半导体器件中形成铜布线的方法，其在形成铜布线的单镶嵌工艺中能防止铜布线之间的短路。
技术介绍
随着半导体器件的尺寸日益减小，金属布线的横截面也日益减小，于是电流密度 增加。这就导致了因电迁移(EM)而产生的金属布线的低可靠性的严重问题。因此，具有出 色的可靠性和比铝更低的特定电阻率的铜可用作金属布线的材料。 但是，因为生产高挥发性(highly-volatile)的化合物存在困难，所以不能用干 蚀刻工艺制造铜布线。因此，主要用镶嵌工艺制造铜布线。在下文中，将参考附图描述相关 的单镶嵌工艺。 图1A至图1G是相关的单镶嵌工艺中各个步骤的剖视图。首先，如图1A所示，可 在半导体衬底的上部上方沉积下绝缘膜10。可选择性地蚀刻下绝缘膜10以形成通孔11。 然后，如图1B所示，可在下绝缘膜IO和通孔ll(如图1A所示)的整个表面上方 沉积钨20。然后，如图1C所示，可通过执行化学机械抛光(CMP)工艺去除过度沉积在下绝 缘膜10上方的钨20以形成钨插塞21。 如图1D所示，可在下绝缘膜10的上部的整个表面上方沉积上绝缘膜30。然后，如 图1E所示，本文档来自技高网...

【技术保护点】
一种方法，包含以下步骤：在半导体衬底上方沉积下绝缘膜；在所述下绝缘膜中形成通孔；在所述下绝缘膜的上部的整个表面上方沉积钨，使得用所述钨来对所述通孔进行间隙填充；通过执行钨化学机械抛光工艺来去除沉积在所述下绝缘膜的上部上方的过多的钨，形成钨插塞；通过执行钨回蚀工艺，去除保留在所述下绝缘膜的上部上方的钨；在所述下绝缘膜的上部上方沉积上绝缘膜；通过在所述上绝缘膜上形成沟槽，暴露所述钨插塞的上部；在所述上绝缘膜的整个表面上方沉积铜，使得用所述铜来对所述沟槽进行间隙填充；以及平坦化位于所述沟槽的上部上方的铜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵宏来，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]