本发明专利技术提供的一种具有多孔结构的双大马士革结构，包括从下到上依次形成的金属互连层、刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层、金属层和孔，所述孔设于所述金属互连层和金属层之间，所述第一介电绝缘层的介电常数为2.7~3.0，所述第二介电绝缘层的介电常数为2.1~2.3。本发明专利技术用介电常数比较高的第一介电绝缘层代替与孔同高度的一部分低介电常数的第二介电绝缘层来降低孔的锥形效应，从而消除双孔的孔高降低和削尖问题。本发明专利技术的结构简单，制作方便，成本较低，可以很方便的改善锥形孔的现象。
【技术实现步骤摘要】
本专利技术涉及一种双大马士革结构，尤其涉及一种具有多孔结构的一倍设计规格的双大马士革结构。
技术介绍
随着半导体技术节点进程推进，后段IXDD (—倍设计规格的双大马士革结构)工艺要求绝缘层的K值越来越低，以达到良好的绝缘效果，来减小延迟效应。如图I所示，其中SC表示延迟效应，A、B、C、D依次表示采用K值越来越低的材料。目前业界28nm的IXDD (—倍设计规格的双大马士革结构)普遍采用ELK (extra-low dielectric constant,超低介电常数,如(黑金刚石)BD III,其Κ=2· 2)来提高芯 片的延迟性能。但是IXDD的一体(AIO)蚀刻工艺中，由于ULK (整合多孔性超低介电系数氧化层材料)中含有大量的碳掺杂和多孔结构(Carbon doping and Porosity),等离子体(Plasma)容易对ELK造成损伤而降低原本干法蚀刻很好的各项异性特点，特别是AIO蚀刻后阶段在沟槽和孔(via)推进过程中，由于via周围在这个阶段没有光阻的阻挡，via上边缘ELK很容易受到等离子体的伤害而产生锥形孔11，如图2所示。由于28nm设计规则的限制(IXDD采用56nm/56nm结构),这种锥形孔直接导致双孔(dual via)处中间隔离区高度被降低,而且上部形成尖角，不满足电性对孔高(via high)的要求。因此，本领域的技术人员致力于开发一种能够改善锥形孔结构的具有多孔结构的双大马士革结构。
技术实现思路
鉴于上述的现有技术中的问题，本专利技术所要解决的技术问题是现有的技术的会产生锥形孔。本专利技术提供的一种具有多孔结构的双大马士革结构，包括从下到上依次形成的金属互连层、刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层、金属层和孔，所述孔设于所述金属互连层和金属层之间，所述第一介电绝缘层的介电常数为2. 7^3. 0，所述第二介电绝缘层的介电常数为2. Γ2. 3。在本专利技术的一个较佳实施方式中，所述第一介电绝缘层的介电常数为2. 9。在本专利技术的另一较佳实施方式中，所述第二介电绝缘层的介电常数为2. 2。在本专利技术的另一较佳实施方式中，所述第一介电绝缘层的材料为BD I，所述第二介电绝缘层的材料为BD III。在本专利技术的另一较佳实施方式中，所述刻蚀阻挡层的高度为150±50A，所述氧化物层的高度为100±50A。在本专利技术的另一较佳实施方式中，所述第一介电绝缘层的高度为400±50A。在本专利技术的另一较佳实施方式中，所述刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层的高度分别为150A、100A、400A、800A。在本专利技术的另一较佳实施方式中，所述金属互连层的材料为铜，所述氧化物层为二氧化硅层。本专利技术基于等离子体蚀刻对介电常数比较高的绝缘层损害效应较小的特性，用介电常数比较高的第一介电绝缘层代替与孔同高度的一部分低介电常数的第二介电绝缘层来降低孔的锥形效应，从而消除双孔的孔高降低和削尖问题。本专利技术的结构简单，制作方便，成本较低，可以很方便的改善锥形孔的现象。附图说明图I是K值与SC间的关系图； 图2是现有技术形成的锥形孔的结构示意 图3是本专利技术的实施例的结构示意图。具体实施例方式以下将结合附图对本专利技术做具体阐释。如图3中所示的本专利技术的实施例的具有多孔结构的双大马士革结构，包括从下到上依次形成的金属互连层I、刻蚀阻挡层2、氧化物层3、第一介电绝缘层4、第二介电绝缘层5、金属层6和孔7。孔7设于金属互连层I和金属层6之间。孔7由半导体工艺形成。其中，第一介电绝缘层4的介电常数为2. 7^3. 0，第二介电绝缘层5的介电常数为2. Γ2. 3。本专利技术基于等离子体蚀刻对介电常数比较高的绝缘层损害效应较小的特性，用介电常数比较高的第一介电绝缘层代替与孔同高度的一部分低介电常数的第二介电绝缘层来降低孔的锥形效应，从而消除双孔的孔高降低和削尖问题。本专利技术的结构简单，制作方便，成本较低，可以很方便的改善锥形孔的现象。如图3中所示，在本专利技术的实施例中，优选第一介电绝缘层4的材料为BD I，介电常数为2. 9 ;并优选第二介电绝缘层5的材料为BD III,介电常数为2. 2。此外，如图3中所示，在本专利技术的实施例中，优选金属互连层的材料为铜，所述氧化物层为二氧化硅层。由于本专利技术的实施例采用了 BD I代替与孔7同高度的一部分BDIII，蚀刻对这两种材料有一定选择比，相当于在刻蚀阻挡层2 (k=4. 5)上面加了一层等同阻挡层作用的材料，这就为刻蚀阻挡层2减薄创造了条件。同时在刻蚀阻挡层2上面长BD I所需的初始层的厚度可以因为BD I与刻蚀阻挡层2有较好的黏附性而减薄。这样降低刻蚀阻挡层2 (k=4. 5)和BD I底部的氧化物层(k=3. 9)过渡层的厚度平衡了 BD I的k值升高带来的不利影响。在本专利技术的实施例中，优选在第一介电绝缘层4和第二介电绝缘层5的高度为400A和800A情况下，刻蚀阻挡层2和氧化物层3的高度分别为150A和ιοοΑ。以上对本专利技术的具体实施例进行了详细描述，但其只是作为范例，本专利技术并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本专利技术进行的等同修改和替代也都在本专利技术的范畴之中。因此，在不脱离本专利技术的精神和范围下所作的均等变换和修改，都应涵盖在本专利技术的范围内。权利要求1.一种具有多孔结构的双大马士革结构，其特征在于，包括从下到上依次形成的金属互连层、刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层、金属层和孔，所述孔设于所述金属互连层和金属层之间，所述第一介电绝缘层的介电常数为2. 7^3. O，所述第二介电绝缘层的介电常数为2. Γ2.302.如权利要求I所述的具有多孔结构的双大马士革结构，其特征在于，所述第一介电绝缘层的介电常数为2. 9。3.如权利要求2所述的具有多孔结构的双大马士革结构，其特征在于，所述第二介电绝缘层的介电常数为2. 2。4.如权利要求3所述的具有多孔结构的双大马士革结构，其特征在于，所述第一介电绝缘层的材料为BD I，所述第二介电绝缘层的材料为BD III。5.如权利要求I所述的具有多孔结构的双大马士革结构，其特征在于，所述刻蚀阻挡层的高度为150 ±50Α，所述氧化物层的高度为100±50Α。6.如权利要求5所述的具有多孔结构的双大马士革结构，其特征在于，所述第一介电绝缘层的高度为400±50Α。7.如权利要求6所述的具有多孔结构的双大马士革结构，其特征在于，所述刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层的高度分别为150Α、100Α、400Α、800Α。8.如权利要求I所述的具有多孔结构的双大马士革结构，其特征在于，所述金属互连层的材料为铜，所述氧化物层为二氧化硅层。全文摘要本专利技术提供的一种具有多孔结构的双大马士革结构，包括从下到上依次形成的金属互连层、刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层、金属层和孔，所述孔设于所述金属互连层和金属层之间，所述第一介电绝缘层的介电常数为2.7~3.0，所述第二介电绝缘层的介电常数为2.1~2.3。本专利技术用介电常数比较高的第一介电绝缘层代替与孔同高度的一部分低介电常数的第二介电绝缘层来降低孔的锥形效应，从而消除双孔的孔高降低和削尖问题。本专利技术的结构本文档来自技高网...
【技术保护点】
一种具有多孔结构的双大马士革结构，其特征在于，包括从下到上依次形成的金属互连层、刻蚀阻挡层、氧化物层、第一介电绝缘层、第二介电绝缘层、金属层和孔，所述孔设于所述金属互连层和金属层之间，所述第一介电绝缘层的介电常数为2.7~3.0，所述第二介电绝缘层的介电常数为2.1~2.3。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄君，张瑜，黄海，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。