背面接触形成制造技术

提供了一种半导体及其形成方法，该半导体包括衬底以及形成在衬底上的多个布线层和多个电介质层，布线层实现电路。电介质层将所述多个布线层中相邻的布线层隔开。第一钝化层形成在所述多个布线层上。第一接触焊盘形成在钝化层中，并且电耦合至电路。布线形成在钝化层上，并且连接至接触焊盘。贯穿硅通道(TSV)贯穿衬底、所述多个布线层、所述多个电介质层、以及钝化层而形成。TSV电连接至形成于钝化层上的布线。除了形成在钝化层上的金属布线所提供的连接以外，TSV与布线层电隔离。

【技术实现步骤摘要】

本专利技术涉及半导体及其形成方法。
技术介绍
半导体封装产业中的主要趋势之ー是使用表面安装技术(SMT)作为传统镀敷通孔(plated-through-hole) (PTH)技术的替代。与PTH技术相比，SMT技术提供了多种不同优点，如，更高的封装密度、更高的引脚数目以及更短的互连长度和更容易的自动化。由于SMT需要电子器件和元件能够安装在印刷电路板(PCB)或衬底的表面上，所以包括电容器、电阻器和电感器在内的传统贯穿孔元件的材料和结构必须被重新设计，以满足当今对短、薄、轻、小电子器件的需求。满足这些目标的半导体器件的示例包括四侧扁平无引脚封装(quad-flat, non-leaded package)。四侧扁平无引脚封装具有以下封装结构在该封装结构中，去除了横向伸出封装外的占用空间的外部引脚。取而代之地，在四侧扁平无弓丨脚封装 的下表面上提供外部电极焊盘，所述外部电极焊盘最终将电连接至电路板。在本文中，封装的连接至电路板的下表面可以称作是封装的背面。根据针对应用的半导体管芯(semiconductor dice)的封装和堆叠,更需要实现ー种具有正面接触或背面接触的管芯。根本上，可能有必要针对多种应用实现具有不同接触的不同管芯布局。然而，针对不同的封装和/或应用制造不同的管芯布局提高了生产复杂度和成本。
技术实现思路
一个或多个实施例可以解决上述问题中的ー个或多个。在一个实施例中，提供了一种半导体，包括衬底以及形成在衬底上的多个布线层和多个电介质层，布线层实现电路。电介质层将多个布线层中相邻的布线层隔开。第一钝化层形成在所述多个布线层上。第一接触焊盘形成在钝化层中并且电耦合至电路。布线形成在钝化层上并且连接至接触焊盘。贯穿硅通道(TSV)贯穿衬底、所述多个布线层、所述多个电介质层、以及钝化层而形成。TSV电连接至形成于钝化层上的布线。除了形成在钝化层上的金属布线所提供的连接以外，TSV与布线层电隔离。在另ー实施例中，提供了ー种形成多个半导体的方法。形成多个相同的半导体管芯。每个管芯包括衬底以及多个布线层和多个电介质层。电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路。钝化层形成在所述多个布线层上。正面接触焊盘形成在钝化层中，并且电耦合至电路。通道堆叠贯穿所述多个布线层和所述多个电介质层而形成，并且与布线层所实现的电路电隔离。针对包括至少ー个管芯的所述多个相同半导体管芯的每个第一子集，使电路与通道堆叠电隔离。针对所述多个相同半导体管芯的每个第ニ子集，形成背面接触，第二子集与第一子集彼此排除并且包括至少ー个管芯。背面接触是通过以下步骤来形成的形成第一通道，第一通道贯穿钝化层并且电耦合至通道堆叠；在钝化层上形成布线，布线将正面接触焊盘电耦合至第一通道；以及形成第二通道，第二通道从衬底的背面开始延伸并贯穿衬底。在另ー实施例中，提供了ー种形成具有背面接触的半导体的方法。形成半导体管芯，所述半导体管芯包括衬底以及多个布线层和多个电介质层。电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路。钝化层形成在所述多个布线层上。正面接触焊盘形成在钝化层中，并且电耦合至电路。通道堆叠贯穿所述多个布线层和所述多个电介质层而形成。通道堆叠与布线层所实现的电路电隔离。通过执行包括以下步骤在内的步骤，将管芯重新配置为具有背面接触形成贯穿钝化层的第一通道。第一通道电耦合至通道堆叠。在钝化层上形成布线，布线将正面接触焊盘电耦合至第一通道。形成电耦合至通道堆叠的第二通道。第二通道从衬底的背面开始延伸并贯穿衬底。附图说明以上论述不g在描述每个实施例或每ー种实现方式。结合附图，根据以下详细描述，将更全面地理解各种示例实施例，附图中 图I示出了在制造后(post-fabrication)处理中重新配置为具有背面接触的半导体；图2至图4示出了可重新配置的半导体的制造；图5和图6示出了图4所示的可重新配置的半导体的制造后(post-fabrication)重新配置；以及图7和图8示出了形成背面通道和与堆叠的通道相连的接触的第二方法。具体实施例方式尽管本公开可以修改成多种变型和替代形式，但在附图中仅以示例的形式示出了本公开的示例并且将详细描述这些示例。然而应理解，本公开不g在限于所示出和/或所描述的特定实施例。相反，_在覆盖本公开精神和范围之内的所有变型、等同和替代。在一个或多个实施例中，提供了一种半导体管芯，所述半导体管芯可以容易地通过制造后エ艺重新配置，以实现背面接触。这种能力允许将ー批相同的半导体管芯应用于更多种应用。一些管芯可以用在使用正面接触焊盘的封装中，而另ー些管芯可以用在使用背面接触的封装中。由于这提高了通用性并简化了制造，所以可以降低制造成本，并且可以对不同集成电路管芯的各种组合进行组合，例如以实现快速的原型制作(prototyping)。在一个实施例中，具有ー个或多个正面接触焊盘的管芯可以重新配置为使用背面接触。图I示出了在制造后处理中重新配置为具有背面接触的半导体。在衬底层102上形成多个布线层104和多个电介质层106。电介质层106将多个布线层104中相邻的布线层隔开。多个堆叠的通道和金属板共同实现了贯穿硅通道(TSV) 112，贯穿硅通道(TSV) 112贯穿布线层104、电介质层106和衬底层102。布线层被图案化，以实现与正面接合焊盘114相耦合的电路110以及TSV的一部分。在制造后配置之前，管芯可以用在使用正面接触焊盘的多个应用中。在这些应用中，TSV 112保持与电路110电隔离。为了将管芯配置为具有背面接触，在钝化层120上形成布线122以将TSV 112耦合至正面接触。因此，在电路110与管芯的背面之间形成路径。图2-4示出了可重新配置的半导体的制造。图2示出了衬底202和电介质隔离层204,在电介质隔离层204上可以形成金属半导体电路。图3不出了图2所不的娃衬底和电介质上多个布线层302和多个电介质层304的形成。电介质层304将所述多个布线层310中相邻的布线层隔开。布线层被图案化，以实现至少ー个电路310以及至少ー个通道堆叠312，所述至少一个电路310与至少ー个通道堆叠312彼此电隔离。通过在每个布线层中形成金属板320来实现通道堆叠。相邻布线层的金属板垂直排列，并且通过通道322而彼此电连接，所述通道322形成在将所述相邻的布线层隔开的电介质层中。可以根据金属敷层(metaltiling)设计规则来设计金属层内的金属板尺寸。可以根据所需的薄层电阻(sheet resistance)来使金属层内的金属板尺寸最小化。可以根据金属敷层设计规则和电需求来设计金属通道322的尺寸和分布。图4示出了图3所示管芯内钝化层和正面接触焊盘的形成。在金属布线层上形成附加的钝化层402。钝化层是非反应性表面膜(nonreactivesurface film),如,氧化物或氮化物，其阻止布线层302的腐蚀。为了给电路提供外部接触，在钝化层402中形成正面接触焊盘404。如上所述，一些应用可以使用图4所示的管芯配置的正面接触焊盘。在其他应 用中，制造后エ艺还可以将管芯配置为实现ー个或多个背面接触。图5和图6示出了图4所示的可重新配置的半导体的制造后配置。管芯可以重新配置为实现TSV，如图I所示，所述本文档来自技高网...

【技术保护点】
一种半导体，包括：衬底；多个布线层和多个电介质层，所述多个布线层和所述多个电介质层形成在衬底上，电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路；第一钝化层，形成在所述多个布线层上；第一接触焊盘，形成在钝化层中，并且电耦合至电路；布线，形成在钝化层上，并且连接至接触焊盘；以及贯穿硅通道TSV，贯穿衬底、所述多个布线层、所述多个电介质层、以及钝化层而形成，TSV电连接至形成于钝化层上的布线，除了形成在钝化层上的金属布线所提供的连接以外，TSV与布线层电隔离。

【技术特征摘要】
2011.06.14 US 13/159,8521.一种半导体,包括 衬底； 多个布线层和多个电介质层，所述多个布线层和所述多个电介质层形成在衬底上，电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路； 第一钝化层，形成在所述多个布线层上； 第一接触焊盘，形成在钝化层中，并且电耦合至电路； 布线，形成在钝化层上，并且连接至接触焊盘；以及 贯穿硅通道TSV，贯穿衬底、所述多个布线层、所述多个电介质层、以及钝化层而形成，TSV电连接至形成于钝化层上的布线，除了形成在钝化层上的金属布线所提供的连接以外，TSV与布线层电隔离。2.根据权利要求I所述的半导体，还包括第二接触焊盘，形成在衬底下方并且电耦合至 TSV。3.根据权利要求I所述的半导体,其中，TSV包括 金属板，形成在所述多个布线层中的每一个布线层中；以及 相应的通道，贯穿将所述多个布线层中相邻的布线层隔开的每个电介质层，每个通道连接所述多个布线层中相邻布线层中的金属板。4.根据权利要求3所述的半导体，其中，TSV还包括贯穿衬底而形成并且与所述多个布线层中处于底部的布线层中形成的金属板电耦合的通道。5.根据权利要求I所述的半导体，还包括第二钝化层，形成在金属接触焊盘上以及形成在第一钝化层上形成的布线上。6.根据权利要求4所述的半导体，其中，贯穿衬底而形成并且与所述多个布线层中处于底部的布线层中形成的金属板电耦合的通道是圆锥形的。7.根据权利要求I所述的半导体，其中，贯穿衬底而形成的TSV与衬底电隔离。8.一种形成多个半导体的方法，包括 形成多个相同的半导体管芯，每个管芯包括 衬底； 多个布线层和多个电介质层，电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路； 钝化层，形成在所述多个布线层上； 正面接触焊盘，形成在钝化层中，并且电耦合至电路；以及 通道堆叠，贯穿所述多个布线层和所述多个电介质层而形成，并且与布线层所实现的电路电隔离；以及 针对包括至少一个管芯的所述多个相同半导体管芯的每个第一子集，使电路与通道堆叠电隔离；以及 针对所述多个相同半导体管芯的每个第二子集，通过执行以下步骤来形成背面接触，第二子集与...

【专利技术属性】
技术研发人员：弗洛里安·施密特，迈克尔·齐恩曼，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：