快闪存储器件及其制造方法技术

本发明专利技术涉及一种双位型ＮＲＯＭ快闪存储器件及使用自对准方式制造该器件的方法。快闪存储器件包括：多个位线，埋入衬底中并且沿一个方向以规则间距彼此间隔开；浮置栅极，在衬底上每个位线的两侧对准；以及多个字线，与多个位线交叉并以规则间距彼此间隔开。在根据实施例的快闪存储器件中，多晶硅用于捕获层，因此可以较高速度执行编程和擦除操作，阈值电压（Ｖｔ）窗口扩大，并且提高保持特性。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
通常，即使在电源关断时，非易失性存储器(例如快闪存储器)也不会丢失存储在 其中的数据。因此，快闪存储器被广泛应用于个人电脑(PC)的Bios、机顶盒、打印机及网络 服务器等以存储数据。近来，快闪存储器还普遍用于数字相机和便携电话。 快闪存储器是以块单位而不是以字节单位执行擦除和编程操作的EEPR0M。典型 的快闪存储器包括具有多个存储单元的存储阵列。每个存储单元包括能够保持电荷的浮置 栅极场效应晶体管(FET)。单元中的数据取决于浮置栅极中的电荷。所述单元被划分为多 个区段，这些区段被称为"擦除块"。典型地以"NOR"架构(每个单元直接连接到位线)或 "NAND"架构(单元准备成单元的"串"，使得每个单元间接连接到位线，并且串中的其它单 元必须被激活以用于接入)的形式设置快闪存储阵列的存储单元。通过对浮置栅极充电， 擦除块中的每个单元可以随机地进行电编程。通过块擦除操作，可以从浮置栅极中擦除电 荷，并且可以一次性地擦除擦除块中的所有浮置栅极存储单元。 近来，NR0M(氮化物只读存储器)被广泛用作快闪存储器。NR0M具有快闪存储器的 某些特性，而不需要用于快闪存储器的复杂制造工艺。通过标准CMOS工艺，可以实现NROM 集成电路。由于存储器的内部器件特性，一些NROM存储单元可以存储多个数据位(例如， 每个单元中2位)。 图1是平面型NR0M快闪存储器件的剖视图。 参考图1， NR0M器件包括半导体衬底IO，其上形成有源极区11和漏极区13。 0N0 图案16包括形成于源极区11和漏极区13之间的氧化物层16c、氮化物层16b和氧化物 层16a，控制栅极15形成于0N0图案16上。0N0图案16的氮化物层16b用作为捕获层 (tr即ping layer) 19，用于捕获来自沟道的电荷。 NROM存储单元的结构与MOSFET晶体管的结构相似，栅极15通过0N0图案16与沟 道、源极和漏极隔离。被隔离的捕获层埋入0N0图案16中。当NROM存储单元/晶体管被 选中或激活时，有电流流动。捕获层中捕获的电荷依据NROM晶体管的操作方向(沟道中的 电流流动)对电流量施加影响，由此能够有效地增加或减小NROM晶体管的操作方向中电流 的阈值。 根据常规NROM器件的操作，当NROM器件通过HCI (热载流子注入)方式编程以及 通过BTBT(带-带通道)热空穴方式擦除时，由于电子和空穴的不同的分布，电子和空穴堆 叠在不同的区域。 由于上述不同的分布，捕获的电荷可以被侧向扩散，使得可能降低保持阈值电压 (Vt)特性。随着周期的重复，编程Vt逐渐增加并且擦除Vt逐渐降低，使得Vt窗口逐渐变窄。 也就是说，在典型的NROM快闪存储器件中，在捕获层中捕获到电荷之后，电荷的4位置不发生改变，所以即使电子和空穴的捕获位置发生轻微改变，也会改变器件特性并且 会使可靠性降低。
技术实现思路
实施例提供一种通过自对准方式制造的双位型NR0M快闪存储器及其制造方法。 实施例提供一种NROM，其中多晶硅用作捕获层，使得 可以以更高的速度执行编程和擦除操作，能够加宽阈值电压(Vt)窗口，并且提高保持特 性。 根据实施例的快闪存储器件包括多个位线，埋入衬底中并且沿一个方向以规则间 距彼此间隔开；浮置栅极，在衬底上每个位线的两侧对准；以及多个字线，与多个位线交叉 并以规则间距彼此间隔开。 根据实施例的快闪存储器件的制造方法包括在衬底上形成自对准浮置栅极，通 过在浮置栅极之间注入杂质形成位线，以及形成与位线交叉的字线。 根据实施例的快闪存储器件的制造方法包括步骤在硅衬底上形成氮化物层 图案；通过使氧化其上具有氮化物层图案的硅衬底氧化从而形成通道氧化物层(tunnel oxide layer);在氮化物层图案的侧壁处形成浮置栅极，浮置栅极形成在通道氧化物层上； 从浮置栅极之间移除氮化物层图案；通过向已经移除氮化物层图案的硅衬底上注入杂质而 形成位线；在具有浮置栅极和位线的硅衬底的整个表面之上形成0N0层；以及在ONO层上 形成多个字线，使得字线与位线交叉并且以规则间距彼此间隔开。附图说明 图1是显示平面型NROM快闪存储器件的剖面图； 图2_图11是显示根据实施例的快闪存储器件的制造过程的剖面图； 图12是图11中的局部放大图； 图13是根据实施例的快闪存储器件的一部分的平面图；以及 图14是沿着图13中的I-I'线截取的剖视图。具体实施例方式在下文中，将参考附图详细描述根据实施例的。 在实施例的描述中，应当理解当一层位于另一侧"之上、上"或"之下、下"时，其 可以直接地或间接地位于其它层之上或之下。 本专利技术的实施例涉及在快闪存储器件中使用多位的NROM器件。 图2-图11是根据实施例的快闪存储器件的制造过程的剖面图。 参考图2，在硅衬底100上形成氮化物层110a。 当随后形成浮置栅极时，氮化物层110a可以作为栅栏(fence)。 可以通过CVD (化学汽相淀积)方式形成氮化物层110a。 然后，在氮化物层110a上形成第一光致抗蚀剂图案191。 如图3所示，通过使用第一光致抗蚀剂图案191作为掩模，蚀刻氮化物层110a，由 此形成氮化物层图案IIO。 根据氮化物层图案110的高度确定稍后形成的浮置栅极的高度。因此，可以相应 地选择氮化物层110a的厚度。 在形成氮化物层图案110之后，在硅衬底100上形成通道氧化物层120。 可以通过湿氧化方式和干氧化方式中的一种形成通道氧化物层120。 由于氧化不发生在形成氮化物层图案110的区域中，所以通道氧化物层120不形成在该区域。因此，在硅衬底100的除形成氮化物层图案110的区域之外的整个区域形成通道氧化物层120。 参考图4，在具有氮化物层图案110和通道氧化物层120的整个硅衬底100之上形 成第一多晶硅层130a。 为确保通道氧化物层120的质量，在形成通道氧化物层120之后存在时间延迟。 之后，如图5所示，通过回蚀第一多晶硅层130a，以间隔件的形式在氮化物层图案 110的侧壁处形成浮置栅极130。 通过执行各向异性回蚀工艺，不经过光工艺(photo process)，在氮化物层图案 110的侧壁处以自对准的方式统一地形成浮置栅极130。 因此，通过自对准方式形成的浮置栅极130具有统一的长度，使得当执行使用多 个位的逆向(reverse)读取时，能够确保统一的读取特性。 通过自对准方式制造根据实施例的存储器件，以简化制造工艺并且确保统一的器 件特性，由此提高存储器件的可靠性。 根据实施例的存储器件使用多晶硅以形成捕获层，使得能够以高速执行编程和擦 除操作，能够加宽Vt窗口，提高保持特性。 此外，根据实施例的存储器件，多晶硅用于形成捕获层，使得注入的电子或空穴能 够统一地分布。因此，捕获点的位置不重要，不会发生由侧向扩散引起的保持，由此提高器 件特性。 参考图6，在具有浮置栅极130的硅衬底100的整个区域之上形成保护层140a。 保护层140a可以包括TEOS。 保护层140a可以作为掩模层，以形成B/N线(埋入的N+线)。 可以通过自对准方式注入离子而在实际形成氮化物层图案的区域上形成B/N线。此外，根据实施例，可本文档来自技高网...

【技术保护点】
一种快闪存储器件，包括：多个位线，埋入衬底中并且沿一个方向以规则间距彼此间隔开；浮置栅极，在所述衬底上每个位线的两侧对准；以及多个字线，与所述多个位线交叉，并以规则间距彼此间隔开。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴圣根，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]