应用于集成电路的图案化的方法技术

一种应用于集成电路的图案化的方法，此方法首先在一基底上形成一材料层，并且在材料层上形成图案化的一光阻层，其中此光阻层的厚度足够薄，而能克服微影工艺的限制。接着在光阻层表面形成一衬套层，其中此衬套层的高度为其位于光阻层侧壁的厚度。之后对衬套层进行一处理步骤，以移除位于光阻层侧壁的衬套层。然后进行一蚀刻工艺，以图案化材料层。在本发明专利技术中，由于光阻层的厚度足够薄，因而可以克服微影工艺的限制，再加上图案化材料层时是利用衬套层作为蚀刻罩幕，而并非使用光阻层来作为蚀刻罩幕，因此仍可以使材料层顺利的被图案化。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种可以缩小微影蚀刻工艺限制的图案化方法。
技术介绍
随着半导体元件的尺寸日渐缩小，对微影工艺的分辨率(Resolution)的要求也愈来愈高。由于微影工艺的分辨率主要是由曝光光源的波长(Wavelength)来决定，故由微影(或再加上蚀刻)工艺所得的罩幕层图案(Mask Pattern)之间必有一定的距离。当此罩幕层为一蚀刻罩幕层时，即表示其所定义的待蚀刻层图案的间隙或开口尺寸无法再行缩减。目前用来将光阻层图案化的微影工艺的极限大约是能将光阻层图案化成具有3∶1的深宽比(Aspect Ratio)的图案。然而，由于光阻层的厚度必须足够厚才具有足够的抗蚀刻能力，因此无法直接利用降低光阻层的厚度的方式来达要元件缩小化的目的。为了解决上述的问题，公知方法有利用具有较高抗蚀刻能力的硬罩幕层来作为蚀刻罩幕。换言之，此方法是先利用光阻层将硬罩幕层图案化之后，再使用此硬罩幕层作为蚀刻罩幕以图案化位于硬罩幕层底下的材料层。由于硬罩幕层与材料层之间具有较高的蚀刻选择比，因此硬罩幕层的厚度不需太厚，因而可以使光阻层厚度的需求降低，藉以克服上述微影工艺的限制。然本文档来自技高网...

【技术保护点】
一种应用于集成电路的图案化的方法，其特征是，该方法包括：　　　　在一基底上形成一材料层；　　　　在该材料层上形成图案化的一光阻层；　　　　在该光阻层上形成一衬套层，其中该衬套层的高度大于该衬套层位于该光阻层侧壁的厚度；　　　　对该衬套层进行一处理步骤，以移除位于该光阻层侧壁的该衬套层；以及　　　　利用该衬套层作为一蚀刻罩幕而进行一蚀刻工艺，以图案化该材料层。

【技术特征摘要】
1.一种应用于集成电路的图案化的方法，其特征是，该方法包括在一基底上形成一材料层；在该材料层上形成图案化的一光阻层；在该光阻层上形成一衬套层，其中该衬套层的高度大于该衬套层位于该光阻层侧壁的厚度；对该衬套层进行一处理步骤，以移除位于该光阻层侧壁的该衬套层；以及利用该衬套层作为一蚀刻罩幕而进行一蚀刻工艺，以图案化该材料层。2.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该光阻层的厚度足够薄，而能克服图案化该光阻层时的一微影工艺的限制。3.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该衬套层形成在该光阻层顶部的厚度较其形成在该光阻层侧壁的厚度厚。4.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该衬套层的材质为一高分子材料。5.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，形成该衬套层的方法利用一等离子增益型化学气相沉积法。6.如权利要求5所述的应用于集成电路的图案化的方法，其特征是，该等离子增益型化学气相沉积法所使用的一反应气体包括CxFy以及CHmFn。7.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该材料层包括介电材料层或是导电材料层。8.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该处理步骤包括一等离子处理步骤。9.如权利...

【专利技术属性】
技术研发人员：钟维民，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]