【技术实现步骤摘要】
本专利技术涉及一种半导体器件，特别涉及有效应用于使用接合线连接设置在该半导体芯片周围的半导体芯片的接合焊盘以及连接部分的半导体器件的技术。参照半导体器件，具有根据安装在半导体芯片上的集成电路的功能和种类的不同具有各种封装结构的半导体芯片已经商品化。作为这些半导体器件中的一种，已知有被称为QFP(四列扁平封装)类型的半导体器件。该QFP类型的半导体器件主要包括具有其上设置多个接合焊盘和多个缓冲单元的主表面的半导体芯片、设置在该半导体芯片周围的多个引线、分别电连接该半导体芯片的多个接合线和多个引线的多个接合线、用于支承该半导体芯片的支承体(突起、芯片安装片)、与该支承体集成地形成的悬置引线、以及密封该半导体芯片的密封体、多个接合线、以及多个引线的内部引线部分。该多个接合焊盘包括多个信号接合焊盘和多个电源接合焊盘，并且沿着该半导体芯片的各个侧边排列。该多个缓冲单元包括多个输入-输出单元(I/O单元)以及多个电源单元，其中该多个输入-输出单元被分别设置为对应于该多个信号接合焊盘，并且该多个电源单元被设置为分别对应于该多个电源接合焊盘。该多个引线包括多个信号引线以及多...
【技术保护点】
一种半导体器件，其中包括：具有主表面的半导体芯片；接口电路，其形成在该半导体芯片的主表面上并且包括设置为在平面上围绕该内部电路的多个Ｉ／Ｏ单元；多个接合焊盘，其形成在该半导体芯片的主表面上，设置在该半导体芯片的接口电路和侧面之间，并且包括第一电源接合焊盘、第二电源接合焊盘以及多个信号接合焊盘；电源布线，其形成在该半导体芯片的主表面上，共同连接到该第一和第二电源焊盘，并且把一个操作电势提供到多个Ｉ／Ｏ单元；多个引线，其设置在该半导体芯片周围并且包括第一电源引线以及多个信号引线；多个接合线，其包括用于把第一电源接合焊盘与第一电源引线相连接的第一接合线，用于把第一电源接合焊盘与第...
【技术特征摘要】
JP 2003-6-6 162139/20031.一种半导体器件，其中包括具有主表面的半导体芯片；接口电路，其形成在该半导体芯片的主表面上并且包括设置为在平面上围绕该内部电路的多个I/O单元；多个接合焊盘，其形成在该半导体芯片的主表面上，设置在该半导体芯片的接口电路和侧面之间，并且包括第一电源接合焊盘、第二电源接合焊盘以及多个信号接合焊盘；电源布线，其形成在该半导体芯片的主表面上，共同连接到该第一和第二电源焊盘，并且把一个操作电势提供到多个I/O单元；多个引线，其设置在该半导体芯片周围并且包括第一电源引线以及多个信号引线；多个接合线，其包括用于把第一电源接合焊盘与第一电源引线相连接的第一接合线，用于把第一电源接合焊盘与第二电源接合焊盘相连接的第二接合线，以及用于把多个信号接合焊盘与多个信号引线相连接的多个第三接合线；以及密封体，其密封该半导体芯片、多个接合线以及该多个引线中的一些引线。2.根据权利要求1所述的半导体器件，其中多个接合线的各自电阻低于该电源布线的电阻。3.根据权利要求1所述的半导体器件，其中该电源布线沿着多个I/O单元的设置方向延伸。4.根据权利要求1所述的半导体器件，其中第一和第二电源接合焊盘被设置为在平面上夹住多个信号接合焊盘。5.根据权利要求1所述的半导体器件，其中该接口电路进一步包括多个电源单元，以及其中该第一和第二电源接合焊盘连接到多个电源单元中的所选择的电源单元。6.根据权利要求1所述的半导体器件，其中该第二电源接合焊盘不连接到该多个引线。7.根据权利要求1所述的半导体器件，其中该多个引线向着该密封体的外部和内部延伸并且从该密封体的侧表面突出。8.根据权利要求1所述的半导体器件，其中该密封体包括位于该半导体芯片的主表面所在的一侧上的主表面以及位于与该主表面相反的一侧上的背表面，以及其中该多个引线从该密封体的背表面暴露出来。9.一种半导体器件制造方法，其中包括半导体芯片；多个I/O单元，其沿着该半导体芯片的侧面形成；多个接合焊盘，其形成在该多个I/O单元和该半导体芯片的侧面之间；多个引线，其被设置为围绕该半导体芯片；第一接合线，其把该多个引线与多个接合焊盘电连接；以及第二接合线，其把在该多个接合焊盘中的任意接合焊盘相互电连接。10.一种半导体器件，其中包括具有主表面的半导体芯片；内部电路，其形成在该半导体芯片的主表面上；接口电路，其形成在该半导体芯片的主表面上并且包括被设置为在平面上围绕该内部电路的多个I/O单元；多个接合焊盘，其形成在该半导体芯片的主表面上，设置在该接口电路和该半导体芯片的侧面之间，并且包括第一电源接合焊盘、第二电源接合焊盘和多个信号接合焊盘；电源布线，其形成在该半导体芯片的主表面上，共同连接到该第一和第二电源接合焊盘，并且把操作电势提供到该多个I/O单元；印刷电路板，其把该半导体芯片安装在其第一表面上，并且具有多个连接部分，包括设置为围绕所安装的半导体芯片的第一电源连接部分以及多个信号连接部分；多个接合线，其包括用于把第一电源接合焊盘与第一电源连接部分相连接的第一接合线、用于把第一电源接合焊盘与第二电源接合焊盘相连接的第二接合线以及用于把多个信号接合焊盘与多个信号引线相连接的第三接合线；多个凸状电极，其设置在与该印刷电路板的第一表面相反的该印刷电路板的第二表面上，并且与该印刷电路板的多个连接部分电连接，以及密封体，其密封该半导体芯片、多个接合线以及该印刷电路板的第一表面。11.根据权利要求10所述的半导体器件，其中多个接合线的各个电阻低于该电源布线的电阻。12.一种半导体器件，其中包括具有主表面的半导体芯片；形成在该半导体芯片的主表面上的内部电路；接口电路，其形成在该半导体芯片的主表面上并且包括被设置为在平面上围绕该内部电路的多个I/O单元；多个接合焊盘，其形成在该半导体芯片的主表面上，设置在该接口电路和半导体芯片的侧面之间，并且包括第一电源接合焊盘、第二电源接合焊盘、多个第三电源接合焊盘以及多个信号接合焊盘；电源布线，其形成在该半导体芯片的主表面上，共同连接到第一和第二电源接合焊盘，并且把操作电势提供到多个I/O单元；多个引线，其设置在该半导体芯片周围，并且具有包括第一电源引线和多个信号引线的多个第一引线，以及设置在该半导体芯片的侧面和该多个第一引线的一个端部之间并且沿着该半导体芯片的侧面排列的第二引线；多个接合线，其包括用于把第一电源接合焊盘与第一电源引线相连接的第一接合线、用于把第一电源接合焊盘与第二电源接合焊盘相连接的第二接合线、用于把多个信号接合焊盘与多个信号引线相连接的第三接合线、以及用于把该多个第三电源接合焊盘与第二引线相连接的多个第四接合线；以及密封体，其密封该半导体芯片、多个接合线以及多个引线中的一些引线，其中该第一电源引线是被提供第一操作电势的引线，以及该第二电源引线是被提供比第一操作电势更低的第二操作电势的引线。13.根据权利要求12所述的半导体器件，其中该半导体芯片为四边形，以及其中该第二引线沿着该半导体芯片的四边设置。14.根据权利要求13所述的半导体器件，其中该半导体器件进一步包括芯片安装部分以及与该芯片安装部分整体形成的四个悬置引线，以及其中该第二引线被设置为使得该四个悬置引线在该半导体芯片外侧的区域中连接。15.一种半导体器件，其中包括具有主表面的半导体芯片；内部电路，其形成在该半导体芯片的主表面上，并且包括多个逻辑电路块和时钟电路；接口电路，其包括形成在该半导体芯片的主表面上并且被设置为在平面上围绕该内部电路的多个I/O单元；多个接合焊盘，其形成在该半导体芯片的主表面上并且沿着该半导体芯片的侧面设置；多个引线，其围绕该半导体芯片的外围设置；多个第一接合线，其把多个接合焊盘与多个引线相连接；多个第二接合线，其把该时钟电路的时钟输出端与该多个逻辑电路块的时钟输入端相互连接；以及密封体，其密封该半导体芯片、多个第一和第二接合线以及该多个引线中的一些引线，其中从该时钟电路输出的时钟信号被通过第二接合线输入到各个逻辑电路块。16.根据权利要求15所述的半导体器件，其中该多个接合焊盘包括被输入参考时钟信号的时钟信号焊盘，以及其中该参考时钟信号被通过形成在该半导体芯片中的给定线路输入到该时钟信号。17.一种半导体器件，其中包括具有主表面的半导体芯片；内部电路，其形成在该半导体芯片的主表面上，并且包括逻辑电路块和用于电测试该逻辑电路块的功能的测试电路；接口电路，其形成在该半导体芯片的主表面上，并且包括被设置为在平面上围绕该内部电路的多个I/O单元；多个接合焊盘，其形成在该半导体芯片的主表面上，设置在该接口电路和该半导体芯片的侧面之间，并且包括电源接合焊盘、测试电源接合焊盘以及多个信号接合焊盘；多个引线，其被设置为围绕该半导体芯片并且包括电源引线和多个信号引线；多个接合线，其包括用于把该电源接合焊盘与该电源引线相连接的第一接合线、用于把该电源接合焊盘与该测试接合焊...
【专利技术属性】
技术研发人员：岛贯好彦，莲沼久志，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。