【技术实现步骤摘要】
本专利技术涉及光电芯片集成，尤其涉及光电子器件的高产量密度集成。
技术介绍
图1和图2阐明了现有技术所使用的方法，用来贴上多个底层发射(或检测)(也称为“背面发射(或检测)”)器件以形成一个集成光电芯片。根据图1所示的方法，按照传统的方法，多个激光器在晶片衬底102上生成，如多个探测器(在这里也可互换地称为光探测器)在它们自己的或和激光器共同的晶片衬底上生成。通常，最邻近光器件106、108和衬底102之间结合处的衬底102的104部分，是由一种材料构成，这种材料对于光器件的工作波长是光学透明的。然后，器件106、108用传统技术如湿法或干法蚀刻处理，以在器件106、108中形成沟槽112，把它们分成一系列分离的单个激光器106或探测器108。被蚀刻的沟槽112可以在到达衬底102前就停止，也可以部分延伸到衬底102中，这依赖于所使用的具体技术。蚀刻后，衬底102及其相关器件被倒置，在硅(Si)电子晶片114上排到合适的位置，然后使用传统的弹抛片式键合技术把它键合到硅电子晶片114上。键合之后，使用传统的机械磨光法，传统的蚀刻技术或两者的组合方法，使衬底102...
【技术保护点】
一种将一个芯片和一个背面活性光学芯片集成在一起的方法，该背面活性光学芯片至少包括一个光学器件，该器件具有一个活性面，包括每一个都邻接衬底的一个光学活性区域和一个光学非活性区域，一个和活性面相对的键合面和一个器件厚度；该方法包括：当衬 底在光学活性区域上方有一个超过１００微米的衬底厚度的时候，使光学活性区域上方的衬底减薄，而在光学非活性区域上方至少保留一些衬底；运用弹抛片工艺将光学芯片键合到电子芯片；在光学活性区域上方的衬底上制造光学接近进路。
【技术特征摘要】
US 2001-6-29 09/897,160;US 2001-6-29 09/896,983;US1.一种将一个芯片和一个背面活性光学芯片集成在一起的方法，该背面活性光学芯片至少包括一个光学器件，该器件具有一个活性面，包括每一个都邻接衬底的一个光学活性区域和一个光学非活性区域，一个和活性面相对的键合面和一个器件厚度；该方法包括当衬底在光学活性区域上方有一个超过100微米的衬底厚度的时候，使光学活性区域上方的衬底减薄，而在光学非活性区域上方至少保留一些衬底；运用弹抛片工艺将光学芯片键合到电子芯片；在光学活性区域上方的衬底上制造光学接近进路。2.如权利要求1所述的方法，其特征在于，该减薄工艺包括将光学活性区域上方的衬底减薄到大约为器件厚度的被减薄后的衬底厚度。3.如权利要求1所述的方法，其特征在于，该减薄工艺包括将光学活性区域上方的衬底减薄到大约为0微米到100微米范围内的被减薄后的衬底厚度。4.如权利要求1所述的方法，其特征在于，该减薄工艺包括将光学活性区域上方的衬底减薄到大约为50微米到100微米范围内的被减薄后的衬底厚度。5.如权利要求1所述的方法，其特征在于，该减薄工艺包括将光学活性区域上方的衬底减薄到大约为20微米到100微米范围内的被减薄后的衬底厚度。6.如权利要求1所述的方法，其特征在于，该减薄工艺包括将光学活性区域上方的衬底减薄到大约为20微米到50微米范围内的被减薄后的衬底厚度。7.如权利要求1所述的方法，其特征在于，该活性区域有一个活性区域高度，并且该减薄工艺包括将光学活性区域上方的衬底减薄到大约为10倍于活性区域高度的被减薄后的衬底厚度。8.如权利要求1所述的方法，其特征在于，该光学器件是一个激光器，该活性区域有一个活性区域高度，并且该减薄工艺包括将光学活性区域上方的衬底减薄到等于至少为一个最小激光发射厚度的被减薄后的衬底厚度。9.如权利要求8所述的方法，进一步包括，在减薄后，向激光器施加一层抗反射涂层。10.如权利要求1所述的方法，进一步特征在于，该在衬底上制造光学接近进路的工艺包括将孔钻进衬底。11.如权利要求1所述的方法，进一步特征在于，该在衬底上制造光学接近进路的工艺包括蚀刻衬底以使衬底上有孔。12.如权利要求11所述的方法，其特征在于，该蚀刻工艺包括制造一个直侧壁以限定至少一部分孔。13.如权利要求11所述的方法，其特征在于，蚀刻工艺包括制造一个斜侧壁以限定至少一部分孔。14.如权利要求11所述的...
【专利技术属性】
技术研发人员：格雷格杜德夫，约翰特雷泽，
申请(专利权)人：美莎诺普有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。