多位非易失性存储器件的操作方法技术

本发明专利技术提供了多位非易失性存储器件及其操作方法和制造方法。存储器件包括形成在半导体衬底内的沟道区及与沟道区形成肖特基接触的源极和漏极。而且，中心栅极电极位于沟道区的一部分上，且第一和第二侧壁栅极电极沿着中心栅极电极的外侧形成在沟道区上。第一和第二存储节点形成在沟道区和侧壁栅极电极之间。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，更具体地，涉及多位非易失性存储(NVM)器件、操作该器件的方法、以及制造该器件的方法。
技术介绍
半导体存储器件可广泛存储硬盘中的数据且被分为易失性或者非易失性存储器。当电源被导通时为了执行快速数据处理，诸如DRAM的易失性存储器在诸如计算机的设备中被使用。然而，代替典型地应用于计算机的DRAM，移动电话和数码相机的增长市场产生了对于具有快速处理速度的非易失性存储器的需求，该存储器可以存储数据而不论电源是否被切断。快闪存储器(flash memory)是广泛使用的一种非易失性存储器件，具有用于存储电荷的存储节点结构。快闪存储器的两种常用形式为浮置栅极型和具有氧化物/氮化物/氧化物(ONO)结构的SONOS型。在下文中，参照图1描述传统的SONOS型非易失性存储器件。参照图1，SONOS型非易失性存储器件使用氮化物层120作为存储节点。用于隧穿电荷(tunneling charge)或注入热载流子的氧化物层115设置在氮化物层120和半导体衬底105之间。阻挡绝缘膜125，例如，硅氧化物层，形成在氮化物层120和控制栅极电极130之间。通过这种结构，作为存储节点的氮化物层120通过氧化物层115和125与半导体衬底105和控制栅极电极130分隔。因此，一旦电荷被存储在氮化物层120内，即使电源被切断也可以被保持。在这种结构中，通过向控制栅极电极130提供编程电压进行编程来将电荷存储在氮化物层120内。这样，在源极和漏极区110内被加速的电子被激励(energize)然后被注入进氮化物层120。这种方法就是热载流子注入。另外，根据提供到控制栅极电极130的电压，半导体衬底105的电子通过隧穿(tunneling)可被注入进氮化物层120。通过提供负电压到控制栅极电极130，或者提供正电压到半导体衬底105，进行从氮化物层120擦除电荷。这时，存储在氮化物层120内的电荷通过隧穿被擦除。多位SONOS型非易失性存储器目前正在研制中。这种器件利用了存储在氮化物层120内的电荷的局部钉扎(local pinning)。即，当相反的电场施加到源极和漏极区110的两端时，电子可被分别存储在氮化物层120的两端。然而，使用单氮化物层120的多位操作的问题在于，当栅极长度减少时两处不同的存储电荷不能被区分。另外，存储电荷的混合(mixing)不能完全避免。
技术实现思路
本专利技术提供了一种可靠的多位非易失性存储器件。本专利技术还提供了多位非易失性存储器件的多位操作方法。本专利技术还提供了制造多位非易失性存储器件的方法。根据本专利技术的一个方面，提供了一种多位非易失性存储器件，包括形成在半导体衬底内的沟道区。源极和漏极位于半导体衬底的沟道区的每一端并且与沟道区形成肖特基接触，并且中心栅极电极形成在沟道区的一部分上。第一和第二侧壁栅极电极平行于中心栅极电极形成在沟道区上并沿着中心栅极电极的外侧。另外，第一存储节点可形成在沟道区和第一侧壁栅极电极之间，且第二存储节点可形成在沟道区和第二侧壁栅极电极之间。这里，源极和漏极可由金属硅化物构成。另外，第一绝缘层形成在存储节点和沟道区之间，且第二绝缘层形成在存储节点和侧壁栅极电极之间。另外，第三绝缘层可形成在中心栅极电极和沟道区之间。第四绝缘层可加在中心栅极电极和侧壁栅极电极之间。根据本专利技术的另一方面，提供了包括形成在半导体衬底内的沟道区的多位非易失性存储器件。金属硅化物的源极和漏极形成在沟道区的侧面处的半导体衬底内，且第一绝缘层位于沟道区的一部分上。中心栅极电极位于第一绝缘层上，且第一和第二侧壁栅极电极平行于中心栅极电极形成在沟道区上并沿着中心栅极电极的外侧。第二绝缘层位于侧壁栅极电极和中心栅极电极之间，且第一存储节点形成在第一侧壁栅极电极和沟道之间，和第二存储节点形成在第二侧壁栅极电极和沟道之间。第三绝缘层位于存储节点和侧壁栅极电极之间，且第四绝缘层位于存储节点和沟道之间。这时，存储节点由硅氮化物层构成。根据本专利技术的又一方面，提供了一种编程使用前面的器件的多位非易失性存储器件的方法。这里，当第一和第二侧壁栅极电极被设为第一和第二字线且源极和漏极接地后，编程电压选择性地提供给至少一条字线。这样，电荷存储在对应于所选择的字线的存储节点内。这时，沟道区可用n型杂质掺杂，且编程电压为正。或者，沟道区可用p型杂质掺杂，且编程电压可以为负。根据本专利技术的又一方面，提供一种擦除使用前面的器件的多位非易失性存储器件的方法。这里，当第一和第二侧壁栅极电极被设为第一和第二字线且源极和漏极接地后，擦除电压选择性地提供给至少一条字线。这样，存储在对应于所选择的字线的存储节点内的电荷被擦除。根据本专利技术的另一方面，提供一种读出存储在使用前面器件的存储节点内的电荷的方法。这里，中心栅极电极被选择且被提供开启电压，且在漏极和源极之间二者择之地提供正电压和负电压。这样，电流的数量和方向用于确定电荷是否被存储在该存储节点内。这时，沟道区可用n型杂质掺杂，且开启电压为正。另外，沟道区可用p型杂质掺杂，且开启电压可以为负。根据本专利技术的另一方面，提供了一种制造多位非易失性存储器件的方法，包括将杂质掺杂进半导体衬底从而形成沟道区。当在沟道区的一部分上形成第一绝缘层后，中心栅极电极层形成在第一绝缘层上。接着，中心栅极电极层和第一绝缘层被构图从而形成第一绝缘膜和中心栅极电极。第二绝缘层形成在包括中心栅极电极的所得结构上，且存储节点层形成在第二绝缘层上。当在存储节点上形成第三绝缘层后，侧壁栅极电极层形成在第三绝缘层上。通过顺序各向异性蚀刻侧壁栅极电极层、第三绝缘层、存储节点层及第二绝缘层，第一和第二侧壁栅极电极沿着中心栅极电极两侧形成。接着，金属硅化物形成在位于侧壁栅极电极外侧的沟道区内，由此形成源极和漏极。这里，形成金属硅化物包括形成金属层、进行热处理及进行选择性的湿法蚀刻。附图说明通过参照下述附图详细描述示例性实施例，本专利技术的上述和其他特征及优势将变得更加显而易见，其中图1是传统SONOS型非易失性存储器件的截面图；图2是依照本专利技术的实施例的多位非易失性存储器件的截面图；图3是截面图，示出了依照本专利技术的实施例的多位非易失性存储器件及它的连接端口(connection port)；图4到6绘制能带，用于示出依照本专利技术的实施例的多位非易失性存储器件的读出(readout)操作；及图7到12是截面图，示出制造依照本专利技术的实施例的多位非易失性存储器件的方法。具体实施例方式现在将参照附图更全面地描述本专利技术。然而，本专利技术能够以许多不同形式实施，且不应解释为局限于下面阐述的实施例；相反，提供这些实施例是使得本公开将更彻底和完善，且向本领域技术人员更充分表达本专利技术的概念。在图中，为清晰起见，层和区的厚度被放大。图2是截面图，示出了依照本专利技术的实施例的多位非易失性存储器件。参照图2，多位非易失性存储器件200包括一对相互分离的存储节点240a和240b。并且，一对侧壁栅极电极250a和250b分别设置在存储节点240a和240b之上。存储节点240a和240b存储电荷。隧穿绝缘层235a和235b分别位于存储节点240a和240b中的一个与半导体衬底例如硅衬底的沟道区210之间。电荷通过隧穿过隧穿绝缘层235a和235本文档来自技高网...

【技术保护点】
一种多位非易失性存储器件，包括：形成在半导体衬底内的沟道区；源极和漏极，其位于所述半导体衬底的所述沟道区的每一端处，并且与所述沟道区形成肖特基接触；形成在所述沟道区的一部分上的中心栅极电极；平行于所述中心栅极 电极在所述沟道区上并沿着所述中心栅极电极的外侧形成的第一和第二侧壁栅极电极；及形成在所述沟道区和所述第一侧壁栅极电极之间的第一存储节点及形成在所述沟道区和所述第二侧壁栅极电极之间的第二存储节点。

【技术特征摘要】
KR 2004-11-19 95051/041.一种多位非易失性存储器件，包括形成在半导体衬底内的沟道区；源极和漏极，其位于所述半导体衬底的所述沟道区的每一端处，并且与所述沟道区形成肖特基接触；形成在所述沟道区的一部分上的中心栅极电极；平行于所述中心栅极电极在所述沟道区上并沿着所述中心栅极电极的外侧形成的第一和第二侧壁栅极电极；及形成在所述沟道区和所述第一侧壁栅极电极之间的第一存储节点及形成在所述沟道区和所述第二侧壁栅极电极之间的第二存储节点。2.如权利要求1的器件，其中所述源极和所述漏极由金属硅化物构成。3.如权利要求2的器件，其中所述金属硅化物是从硅化钛、硅化钴、硅化钨、硅化镍及硅化铂构成的组中选定的任何一种材料。4.如权利要求2的器件，其中所述沟道区用n型或p型杂质掺杂。5.如权利要求2的器件，其中所述存储节点由氮化物层构成。6.如权利要求2的器件，还包括所述存储节点和所述沟道区之间的第一绝缘层，及所述存储节点和所述侧壁栅极电极之间的第二绝缘层。7.如权利要求6的器件，其中所述第一绝缘层和所述第二绝缘层每个是硅氧化物层。8.如权利要求6的器件，还包括所述中心栅极电极和所述沟道区之间的第三绝缘层。9.如权利要求8的器件，还包括所述中心栅极电极和所述侧壁栅极电极之间的第四绝缘层。10.如权利要求9的器件，其中所述第四绝缘层包括硅氮化物层。11.如权利要求10的器件，其中所述第四绝缘层还包括在所述硅氮化物层的两侧上的硅氧化物层。12.如权利要求1的器件，其中所述侧壁栅极电极包括多晶硅。13.如权利要求1的器件，其中所述中心栅极电极包括多晶硅。14.一种多位非易失性存储器件，包括形成在半导体衬底内的沟道区；形成在所述沟道区侧面的所述半导体衬底内的由金属硅化物构成的源极和漏极；位于所述沟道区的一部分上的第一绝缘层；位于所述第一绝缘层上的中心栅极电极；在所述沟道区上平行于所述中心栅极电极且沿着所述中心栅极电极的外侧形成的第一和第二侧壁栅极电极；位于所述侧壁栅极电极和所述中心栅极电极之间的第二绝缘层；形成在所述第一侧壁栅极电极和所述沟道之间的第一存储节点及形成在所述第二侧壁栅极电极和所述沟道之间的第二存储节点；位于所述存储节点和所述侧壁栅极电极之间的第三绝缘层；及位于所述存储节点和所述沟道之间的第四绝缘层。15.如权利要求14的器件，其中所述存储节点由硅氮化物层构成。16.如权利要求14的器件，其中所述绝缘层每个是硅氧化物层。17.如权利要求14的器件，其中所述沟道区用n型或p型杂质掺杂。18.一种对使用权利要求1的器件的多位非易失性存储器件编程的方法，...

【专利技术属性】
技术研发人员：蔡洙杜，金汶庆，李兆远，金桢雨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]