非易失存储器件及其制造方法技术

本发明专利技术提供了一种不易受读干扰且具有改善的短沟道效应的非易失存储器件及其制造方法。该非易失存储器件可以包括具有主体和鳍对的半导体衬底。桥绝缘层可以非电连接鳍对的上部分以在所述鳍对之间界定空缺，其中所述鳍对的外表面是不面对所述空缺的鳍对的表面，且所述鳍对的内表面是面对所述空缺的鳍对的表面。该非易失存储器件还可以包括至少一个控制栅电极，覆盖所述鳍对的外表面的至少一部分，在所述桥绝缘层上方延伸，且从所述半导体衬底隔离。至少一对栅绝缘层可以位于所述控制栅电极和所述鳍对之间，且至少一对存储节点可以位于所述至少一对栅绝缘层和至少一个控制栅电极之间。

【技术实现步骤摘要】

本专利技术涉及一种。且更具体而言，本专利技术涉及一种具有鳍型沟道区的。
技术介绍
随着半导体产品的尺寸减小，必须由半导体产品处理的数据量增加。因此，已经研究了一种增加用在半导体产品中的非易失存储器件的操作速度和集成度的方法。例如，在通过使用鳍场效应晶体管(Fin-FET)而具有增加的集成度的半导体器件的情形，沟道的面积可以被放大以增加操作速度且同时鳍的宽度可以被减小以增加集成度。使用绝缘体上硅(SOI)衬底的Fin-FET可以被认为是进一步改善短沟道效应的可能方法。SOI衬底可能相当昂贵。因此，已经进行了尝试以使用与SOI衬底的特性相似的体半导体衬底来形成鳍-FET或鳍存储单元。然而，即使在该情形，需要鳍形成得更彼此接近以增加器件的集成度。因此，在相邻的鳍之间可以产生读干扰。即使当使用SOI衬底时，根据绝缘体的介电特性，例如漏极诱发势垒降低的短沟道效应可能导致问题。
技术实现思路
本专利技术的示意性实施例提供了一种不易受读干扰且具有改善的短沟道效应的非易失存储器件。本专利技术的示意性实施例还提供了一种不易受读干扰且具有改善的短沟道效应的非易失存储器件的制造方法。根据本专利技术的示意性实施例，非易失存储器件可以包括具有主体和从主体突出且相对彼此分开的鳍对的半导体衬底，和非电连接所述鳍对的上部分以在所述鳍对之间界定空缺的桥绝缘层，其中所述鳍对的外表面是不面对所述空缺的鳍对的表面，且所述鳍对的内表面是面对所述空缺的鳍对的表面。该非易失存储器件可以至少一个控制栅电极，覆盖所述鳍对的外表面的至少一部分，在所述桥绝缘层上方延伸，且从所述半导体衬底隔离。至少一对栅绝缘层可以位于所述至少一个控制栅电极和所述鳍对之间。至少一对存储节点可以位于所述至少一对栅绝缘层和所述至少一个控制栅电极之间。至少一个控制栅电极可以包括多个控制栅电极，至少一对栅绝缘层可以包括多对栅绝缘层，且至少一对存储节点可以包括多对存储节点。桥绝缘层可以位于所述鳍对顶上，且所述空缺界定于所述桥绝缘层和所述鳍对之间。桥绝缘层可以延伸以连接所述鳍对的内表面的上部，且所述空缺界定于所述桥绝缘层和所述鳍对之间。该非易失存储器件，还可以包括在所述鳍对的外表面的下部旁边以及在所述至少一个控制栅电极与主体之间的器件隔离层。该至少一对栅绝缘层可以形成在所述鳍对的外表面上。该至少一对栅绝缘层还可以形成于所述鳍对的顶部分上。该非易失存储器件还可以包括在所述至少一个控制栅电极的一侧上形成于所述鳍对中的至少一个源区和在所述至少一个控制栅电极的另一侧上形成于所述鳍对中的至少一个漏区。该半导体衬底可以通过蚀刻体半导体晶片来形成。该至少一对栅绝缘层还可以形成在所述鳍对的上端上。根据示意性实施例，制造非易失存储器件的方法可以包括蚀刻半导体衬底以界定主体和均从主体突出的鳍对；形成连接所述鳍对的部分的桥绝缘层，以在所述鳍对之间界定空缺；形成部分覆盖不面对所述空缺的鳍对的外表面的栅绝缘层；形成覆盖所述栅绝缘层的存储节点层；和形成覆盖所述存储节点层并在所述桥绝缘层上方延伸的控制栅电极。附图说明参考附图，通过详细描述其示范性实施例，本专利技术的以上和其他特征和优点将变得更加显见，在附图中图1是示出根据本专利技术的实施例的非易失存储器件的示意图；图2是沿图1的I-I’所取的图1中所示的非易失存储器件的示意图；图3是沿图1的II-II’所取的图1中所示的非易失存储器件的示意图；图4是示出根据本专利技术的另一实施例的非易失存储器件的示意图；图5是示出SOI结构和SOV结构的电特性的曲线图；图6是示出根据本专利技术的另一实施例的非易失存储器件的透视图；且图7到13是示出根据本专利技术的示意性实施例的的透视图。具体实施例方式现将参考其中显示本专利技术的实施例的附图在其后更加全面地描述本专利技术。然而，本专利技术可以以许多不同的形式实现且不应解释为限于这里阐释的实施例。而是，提供这些实施例使得本公开充分和完整，且向那些本领域的技术人员全面地传达本专利技术的范围。在附图中，为了清晰夸大了层和区域的厚度。可以理解当元件或层被称为在另一元件或层“上”或“连接到”、“耦合到”另一元件或层时，它可以直接在其他元件或层上、直接连接或耦合到其它元件或层，或可以存在中间的元件或层。相反，当元件被称为“直接”在其他元件或层“上”或“直接连接到”、“直接耦合到”其它元件或层时，则没有中间元件或层存在。通篇相似的标号指示相似的元件。这里所用的术语“和/或”包括相关列举项目的一个或更多的任何和所有组合。可以理解虽然术语第一、第二和第三等可以于此用来描述各种元件、部件、区域、层和/或部分，这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层或部分与其他元件、部件、区域、层或部分。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离本专利技术的教导。在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或部件和其他(诸)元件或(诸)部件如图中所示的关系。可以理解空间相对术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。例如，如果在图中的装置被翻转，被描述为在其他元件或部件的“下方”或“下面”的元件则应取向在所述其他元件或部件的“上方”。因此，示范性术语“下方”可以包含下方和上方两个方向。装置也可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。这里所使用的术语是只为了描述特别的实施例的目的且不旨在限制本专利技术。如这里所用，单数形式也旨在包括复数形式，除非内容清楚地指示另外的意思。还应理解，本说明书中使用的术语“包括”指定了存在所述的部件、整体、步骤、操作、元件和/或构件，但不排除存在或增加一个或多个其他部件、整体、步骤、操作、元件、构件和/或其组。参考剖面图示在这里描述了本专利技术的实施例，该图示是本专利技术的理想实施例的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，本专利技术的实施例不应解释为限于这里所示的特别的区域形状，而是包括由于例如由制造引起的形状的偏离。例如，被示为矩形的注入区可以通常具有倒圆或曲线的特征和/或在其边缘具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，通过注入形成的埋入区可以在埋入区和通过其产生注入的表面之间的区域中产生一些注入。因此，图中示出的区域本质上是示意性的且它们的形状不旨在示出装置的区域的实际形状且不旨在限制本专利技术的范围。除非另有限定，否则这里使用的所有术语(包括技术和科学术语)具有本专利技术所属
的普通技术人员通常理解的意思。还应理解，例如那些在通常使用的词典中定义的术语应该被解释为具有与相关技术环境中一致的意思，且不应理解为过度理想或过度正式的意思，除非清楚地如此限定。随着栅极长度减小到相当低的值，短沟道效应在MOSFET中可能是普遍的，且可以定义为与源区和漏区一起表现为逐渐缩短。图1是示出根据本专利技术的实施例的非易失存储器件的示意图。图2是沿图1的I-I’所取的图1中所示的非易失存储器件的示意图。图3是沿图1的II-II’所取的图1中所示的非易失存储器件的示意图。根据本实施例的非易失存储器件示出了单位单元结构。例如，单位单本文档来自技高网...

【技术保护点】
一种非易失存储器件，包括：半导体衬底，具有主体，和从所述主体突出且相对彼此分开的一对鳍；桥绝缘层，非电连接所述鳍对的上部分以在所述鳍对之间界定空缺；其中所述鳍对的外表面是不面对所述空缺的鳍对的表面，且所述鳍对的内表面 是面对所述空缺的鳍对的表面。

【技术特征摘要】
KR 2006-3-17 24903/06;KR 2006-11-15 113041/061.一种非易失存储器件，包括半导体衬底，具有主体，和从所述主体突出且相对彼此分开的一对鳍；桥绝缘层，非电连接所述鳍对的上部分以在所述鳍对之间界定空缺；其中所述鳍对的外表面是不面对所述空缺的鳍对的表面，且所述鳍对的内表面是面对所述空缺的鳍对的表面。2.根据权利要求1所述的非易失存储器件，还包括至少一个控制栅电极，覆盖所述鳍对的外表面的至少一部分，在所述桥绝缘层上方延伸，且与所述半导体衬底隔离；至少一对栅绝缘层，位于所述至少一个控制栅电极和所述鳍对之间；和至少一对存储节点，位于所述至少一对栅绝缘层和所述至少一个控制栅电极之间。3.根据权利要求2所述的非易失存储器件，其中所述至少一个控制栅电极包括多个控制栅电极，所述至少一对栅绝缘层包括多对栅绝缘层，且所述至少一对存储节点包括多对存储节点。4.根据权利要求1所述的非易失存储器件，其中所述桥绝缘层位于所述鳍对顶上，且所述空缺界定于所述桥绝缘层和所述鳍对之间。5.根据权利要求1所述的非易失存储器件，其中所述桥绝缘层延伸以连接所述鳍对的内表面的上部，且所述空缺界定于所述桥绝缘层和所述鳍对之间。6.根据权利要求2所述的非易失存储器件，还包括在所述鳍对的外表面的下部旁边以及在所述至少一个控制栅电极与所述主体之间的器件隔离层。7.根据权利要求2所述的非易失存储器件，其中所述至少一对栅绝缘层形成在所述鳍对的外表面上。8.根据权利要求7所述的非易失存储器件，其中所述至少一对栅绝缘层还形成于所述鳍对的顶部分上。9.根据权利要求2所述的非易失存储器件，还包括在所述至少一个控制栅电极的一侧上形成于所述鳍对中的至少一个源区和在所述至少一个控制栅电极的另一侧上形成于所述鳍对中的至少...

【专利技术属性】
技术研发人员：朴允童，金元柱，具俊谟，金锡必，玄在雄，李政勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]