一种半导体器件，包括电源互连（５），在第一方向上从特定开始点（Ａ１，Ａ２）延伸并且还从在垂直于第一方向的第二方向上从开始点（Ａ１，Ａ２）延伸；多个电源焊盘（３）；以及连接互连（１），在电源互连（５）和电源焊盘（３）之间提供电连接。相对于穿过开始点（Ａ１，Ａ２）并在与第一和第二方向成４５度角的方向上延伸的对称线（Ｓ），以对称方式设置电源互连（５）、电源焊盘（３）以及连接互连（１）。
【技术实现步骤摘要】
本专利技术涉及倒装芯片半导体器件，具体涉及倒装芯片半导体器件的电源/地焊盘排列。
技术介绍
随着精密处理科技的进步，传统地在多个单独芯片上集成的半导体器件可以集成在单个半导体芯片上。然而，这伴随着单个半导体芯片的信号终端总数的增加。由于传统的方块平面封装(QFP)和针脚栅格阵列封装(PGA)不能提供所需的信号终端数目，信号焊盘数目的增加可能导致问题。因此，越来越多地使用倒装芯片封装技术来替代QFP和PGA技术。倒装芯片封装具有各种优势。首先，可以增加信号终端的总数。此外，通过使用其中集成了电源平面的内建(build-up)板，可以在半导体芯片的内部区域的任何位置上设置电源焊盘。这有效地改进了半导体芯片内的供电能力。倒装芯片封装允许在集成了内部电路的内部区域上排列VDD/GND焊盘，如日本未决专利申请No.JP-2003 68852A和JP-2003124318A所公开。在这种倒装芯片半导体器件中，内部区域的外围部分最为严重地经受电源线的电势下降。图1说明传统倒装芯片中的焊盘和电源电路的示例排列。应理解图1部分地说明了传统倒装芯片半导体器件的结构；图1仅说明了在整个倒装芯片半导体器件的左下处的四分之一部分。以左右对称和上下对称相应地设置半导体器件的右下、左上和右上。在图1中没有示出这些部分。倒装芯片半导体器件设置有在内部区域上以行和列设有电源焊盘3，在该内部区域上集成有逻辑电路。应理解术语“电源焊盘”总体上表示馈送有电源电平的VDD焊盘以及馈送有接地电平的GND焊盘。在图1中，用符号“V”表示馈送有电源电平的电源焊盘3，以及用符号“G”表示馈送有接地电平的电源焊盘3。由I/O缓冲区6环绕内部区域，在该I/O缓冲区6内集成I/O缓冲器。I/O缓冲区6内的符号“S”表示与I/O缓冲器连接的信号I/O焊盘。通过在最上互连级中设置的第一级互连1和在第二最上互连级中设置的第二级互连2分配电源。第一级互连1通过分支互连与焊盘3连接。第一级互连1通过通孔接触4与第二级互连2连接。第一级互连1与第二级互连2彼此垂直设置；例如，第一级互连1在水平方向上延伸，而第二级互连2在垂直方向上延伸。在内部区域的外围部分上设置芯片外围电源环5。在最上互连级上设置芯片外围电源环5的水平延伸部分，以及在第二最上互连级上设置芯片外围电源环5的垂直延伸部分。例如，通过在焊盘“P1”和设置在位置“b”处的通孔接触4之间的第一级互连以及在位置“b”和“c”之间的芯片外围电源环5，将电源从用符号“P1”表示的VDD焊盘传递到在内部区域左端的位置“c”。芯片外围电源环5集成在位置“b”和“c”之间的第二最上互连级上。因此，通过焊盘“P2”和设置在位置“e”的通孔接触4之间的第一级互连1、设置在位置“e”和“f”的通孔接触4之间的第二级互连2、以及在位置“f”和“g”之间的芯片外围电源环5，将电源从由符号“P2”表示的VDD焊盘传送到在内部区域下端的位置“g”。在如图1所示的传统倒装芯片半导体器件中，第一级互连1除了与焊盘3连接的分支互连以外，在水平方向上延伸，以及第二级互连2在垂直方向上延伸。基于在半导体器件上的位置，这种结构不期望地遭受由互连结构差异中的差异所导致的互连阻抗中增大的差异。例如，在接近芯片下端的焊盘“P2”和位置“g”之间的互连阻抗与接近芯片左端的焊盘“P1”和位置“c”之间的互连阻抗大大不同。下面说明互连阻抗的特定计算结果，描述了互连阻抗的差异。在下述条件下执行该计算·第一级互连1的宽度1.6um，·其薄膜电阻0.0175Ω/□，·第二级互连2的宽度1.6um，·其薄膜电阻0.0175Ω/□，·焊盘3的大小120×120um2，·焊盘3的间距(中心距中心)250um，·芯片外围电源环5的宽度10um，·通孔接触4的阻抗0.06Ω/片，·焊盘P1的中心点和位置“a”之间的距离70um，·焊盘P2的中心点和位置“d”之间的距离70um，·位置“a”和“b”之间的距离180um，·位置“d”和“e”之间的距离125um，·位置“b”和“c”之间的距离320um，·位置“e”和“f”之间的距离250um，以及·位置“f”和“g”之间的距离125um应注意，在此计算中，假定通过在内部区域中单个的通孔接触4将特定第一级互连1与特定第二级互连2连接，同时假设第一级和第二级互连1和2通过六个通孔接触4与芯片外围电源环5连接。当在上述条件下时，给出如下互连阻抗(1)焊盘P1和位置“b”之间的阻抗值0.0175Ω/□×(70/120)+0.0175Ω/□×(180/1.6)+0.06/6＝1.989Ω；(2)焊盘P1和位置“c”之间的阻抗值阻抗值(1)+0.0175Ω/□×(320/10)＝2.549Ω；(3)焊盘P2和位置“f”之间的阻抗值0.0175Ω/□×(70/120)+0.0175Ω/□×(125/1.6)+0.06+0.0175Ω/□×(250/1.6)＝4.172Ω；以及(4)焊盘P2和位置“g”之间的阻抗值阻抗值(3)+0.06/6+0.0175Ω/□×(125/10)＝4.401Ω结果，来自位置“c”和“g”的相关焊盘(焊盘P1和P2)的阻抗差异“R”给出如下R＝4.401Ω-2.549Ω＝1.852Ω这表示焊盘P2和位置“g”之间的阻抗相对于焊盘P1和位置“c”之间的阻抗增加了+73％。如上所述，焊盘3和接近内部区域的右/左边缘的位置之间的电源互连阻抗相对小于焊盘3和接近内部区域的上/下边缘的位置之间的电源互连阻抗。这会导致在接近右/左边缘的位置和接近上/下边缘的位置之间，沿电源互连的电压降大大不同的问题。更具体，在高端半导体器件中，必须将电源电压的电压降抑制为约10mv，以将在器件中集成的倒装芯片的延迟减小到10ps或更小，其为倒装芯片所需的设置时间(约100ps)的10％。例如，在假定每时钟周期的高驱(high-driven)缓冲器的平均消耗电流为大约3.08mA，以及在上述点“g”设置高驱缓冲器的情况下，高驱缓冲器经受13.56mV(3.08mA×4.401Ω)的电源电压降，其大大地超过10mV。这对于满足半导体器件的操作要求来说是不合乎要求的。如上所述，传统倒装半导体器件需要用于处理由在上/下边缘部分和右/左边缘部分之间的不同电压降所导致延迟差异的特定电路排列，特别是当在上/下边缘部分和右/左边缘部分设置高驱缓冲器时。日本未决专利申请No.JP-2000277656A公开了具有以对称方式排列的多层印刷电路板，然而，该文件没有公开倒装芯片的焊盘和互连排列。此外，日本未决专利申请No.JP-2002190526A公开了倒装芯片半导体器件，其中在器件的外围部分中设置I/O单元。在该倒装芯片中半导体器件，用于供电的电源焊盘位于I/O单元的信号焊盘区域的中间。
技术实现思路
在本专利技术的一个方面中，半导体器件包括电源互连，在第一方向上的特定起始点延伸并且还从在垂直于第一方向的第二方向上的起始点延伸；多个电源焊盘；以及连接互连，在电源互连和电源焊盘之间提供电连接。相对于穿过起始点并在与第一和第二方向成45度角的方向上延伸的对称线，以对称方式设置电源互连、电源焊盘和连接互连。这种排列导致从焊盘导电源互连的互连阻抗是对称的，并且因本文档来自技高网...
【技术保护点】
一种半导体器件，包括：电源互连，在第一方向上从第一位置延伸并且还在垂直于所述第一方向的第二方向上从所述第一位置延伸；多个电源焊盘；以及连接互连，在所述电源焊盘和所述电源互连之间提供电连接，其中相对于穿过第一位 置并在与所述第一和第二方向成４５度角的方向上延伸的对称线，以对称方式设置所述电源互连、所述电源焊盘和所述连接互连。
【技术特征摘要】
JP 2005-1-19 2005-0121411.一种半导体器件，包括电源互连，在第一方向上从第一位置延伸并且还在垂直于所述第一方向的第二方向上从所述第一位置延伸；多个电源焊盘；以及连接互连，在所述电源焊盘和所述电源互连之间提供电连接，其中相对于穿过第一位置并在与所述第一和第二方向成45度角的方向上延伸的对称线，以对称方式设置所述电源互连、所述电源焊盘和所述连接互连。2.如权利要求1所述的半导体器件，其中所述电源互连包括在所述第一方向上延伸的第一互连；以及在所述第二方向上延伸的第二互连，其中在相同互连级上集成所述电源互连的所述第一和第二互连。3.如权利要求1所述的半导体器件，其中所述电源互连包括在所述第一方向上延伸的第一互连；以及在所述第二方向上延伸的第二互连，其中所述连接互连包括第三互连，在第二位置上与所述第一互连连接，并且在所述第二方向上从所述第二位置延伸；第四互连，在第三位置上与所述第二互连连接，并且在所述第一方向上从所述第三位置延伸；其中所述电源焊盘之一位于所述对称线上，通过所述第三互连与所述第一互连连接，以及通过所述第四互连与所述第二互连连接，其中在所述第一和第二位置之间的距离与在所述第一和第三位置之间的距离相同，以及其中从所述电源焊盘的所述一个到所述第一互连之间的距离与从所述电源焊盘的所述一个到所述第二互连之间的距离相同。4.如权利要求3所述的半导体器件，其中在第一互连级上集成所述第三和第四互连，以及其中在所述第一互连级之下的第二互连级上集成所述电源互连。5.如权利要求3所述的半导体器件，其中在所述第一位置处所述第一和第二互连垂直连接，其中在所述第二位置处所述第一和第三互连垂直连接，以及其中在所述第三位置处所述第二和第四互连垂直连接。6.如权利要求3所述的半导体器件，其中在所述第二位置处所述第一和第三互连通过第一通孔接触连接，以及其中在所述第三位置处所述第一和第三互连通过第二通孔接触连接。7.如权利要求3所述的半导体器件，其中多个电源焊盘包括第一中间电源焊盘，通过所述第三互连在所述第一互连和所述多个电源焊盘的所述一个之间连接；第二中间电源焊盘，通过所述第四互连在所述第二互连和所述多个电源焊盘的所述一个之间连接。8.如权利要求3所述的半导体器件，其中所述多个电源焊盘中的第一个通过第一分支互连连接到所述第三互连，其中所述多个电源焊盘中的第二个通过第二分支互连连接到所...
【专利技术属性】
技术研发人员：加藤利和，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。