【技术实现步骤摘要】
本申请要求于2015年7月9日提交到韩国知识产权局的第10-2015-0097867号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
本专利技术构思涉及一种半导体芯片，更具体地，涉及一种包括芯片焊盘、再分布布线测试焊盘和再分布布线连接焊盘的半导体芯片。
技术介绍
半导体芯片日益小型化、多功能化和大规模化，并且需要具有高可靠性。在制造期间通过使用连接焊盘来测试而确定半导体芯片是良好的还是有缺陷的，半导体芯片可以通过连接焊盘电连接到外部装置(或外部板)。在这种情况下，因为连接焊盘不能设置在一些位置上，所以降低了芯片设计的自由度，并且当使用连接焊盘测试半导体芯片时，物理应力会施加到内部电路元件(例如，存储器单元阵列)。
技术实现思路
本专利技术构思提供了一种半导体芯片，其中，设置在芯片主体上的连接焊盘被划分为再分布布线测试焊盘和再分布布线连接焊盘，因此，提高了芯片设计的自由度，从而使芯片小型化。根据本专利技术构思的一方面，提供了一种诸如存储器单元阵列的内部电路元件不设置在再分布布线测试焊盘下方的芯片主体上的半导体芯片，因此，可以减小内部电路元件的物理应力...
【技术保护点】
一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体的第一区域中；再分布布线测试焊盘，设置在芯片主体的第一区域中，与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘；以及再分布布线连接焊盘，设置在芯片主体的第一区域中或芯片主体的第二区域中并且通过再分布布线结构连接到芯片焊盘。
【技术特征摘要】
2015.07.09 KR 10-2015-00978671.一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体的第一区域中；再分布布线测试焊盘，设置在芯片主体的第一区域中，与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘；以及再分布布线连接焊盘，设置在芯片主体的第一区域中或芯片主体的第二区域中并且通过再分布布线结构连接到芯片焊盘。2.根据权利要求1所述的半导体芯片，其中芯片主体的第一区域是包括用于控制存储器单元阵列的控制电路的外围电路区域，芯片主体的第二区域是包括存储器单元阵列的核心区域。3.根据权利要求1所述的半导体芯片，所述半导体芯片还包括具有存储器单元阵列的内部电路元件，其中，内部电路元件在芯片主体的第一区域中不与再分布布线测试焊盘的下部叠置。4.根据权利要求3所述的半导体芯片，其中，存储器单元阵列是包括晶体管、电容器或它们的组合的集成电路元件。5.根据权利要求1所述的半导体芯片，所述半导体芯片还包括具有存储器单元阵列的内部电路元件，其中，内部电路元件在芯片主体的第二区域中与再分布布线连接焊盘的下部叠置。6.根据权利要求1所述的半导体芯片，其中，再分布布线结构包括连接到芯片焊盘的再分布布线通孔以及连接到再分布布线通孔的再分布布线层。7.根据权利要求1所述的半导体芯片，其中再分布布线结构在芯片主体上从芯片焊盘沿第一方向延伸并电连接到再分布布线测试焊盘，再分布布线结构在芯片主体上从芯片焊盘沿与第一方向相反的第二方向延伸并电连接到再分布布线连接焊盘。8.根据权利要求1所述的半导体芯片，其中，芯片焊盘和再分布布线测试焊盘设置在芯片主体的中心部分中。9.根据权利要求1所述的半导体芯片，其中，芯片焊盘和再分布布线测试焊盘设置在芯片主体的近边缘部分中。10.根据权利要求1所述的半导体芯片，其中，再分布布线连接焊盘设置在芯片主体的中心部分、中间部分或近边缘部分中。11.根据权利要求1所述的半导体芯片，其中芯片焊盘是多个芯片焊盘中的一个，所述多个芯片焊盘彼此分隔开，再分布布线连接焊盘是多个再分布布线连接焊盘中的一个，所述多个再分布布线连接焊盘彼此分隔开，再分布布线测试焊盘是多个再分布布线测试焊盘中的一个，所述多个再分布布线测试焊盘彼此分隔开。12.根据权利要求11所述的半导体芯片，其中，再分布布线结构被构造为使所述多个芯片焊盘中的至少一个电连接到所述多个再分布布线连接焊盘中的至少一个。13.根据权利要求11所述的半导体芯片，其中，再分布布线结构被构造为使所述多个芯片焊盘中的至少一个电连接到所述多个再分布布线测试焊盘中的至少一个。14.根据权利要求11所述的半导体芯片，其中，至少一个芯片焊盘设置在芯片主体的第一区域或第二区域中。15.根据权利要求1所述的半导体芯片，其中，再分布布线连接焊盘在芯片主体上与芯片焊盘和再分布布线测试焊盘分隔开。16.一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体上；第一钝化层，设置在芯片主体上，第一钝化层包括暴露芯片焊盘的通路孔；再...
【专利技术属性】
技术研发人员：朴明洵，郑显秀，李灿浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。