本发明专利技术公开了一种焊垫结构以及半导体装置，本发明专利技术的半导体装置，包括：一基底；一中间结构，位于该基底上；一焊垫结构，位于该中间结构上，其中该中间结构包括一第一金属层，邻近并支撑该焊垫结构，以及多个位于该焊垫结构下方的第二金属层，其中这些第二金属层之一作为一电源线。本发明专利技术改善了现有技术的缺陷，其焊垫结构可设置于电路区之中且不会对其下方的电路元件造成损害，有助于缩减半导体芯片的尺寸。
【技术实现步骤摘要】
本专利技术涉及半导体装置，且特别是有关于一种具有形成于电路区内的焊垫(bond pad)结构的半导体装置。
技术介绍
一般而言，半导体装置的表现可通过因元件尺寸的缩减所增加的元件密度与元件封装密度而得到改善。元件密度的增加造成了半导体装置内的内连结构数量需求，其与半导体装置的封装要求息息相关。而封装设计的主要考虑因素之一在于当一或多个装置安装于封装物内后，其内半导体装置或者是封装物的输出/输入能力或存取能力。一般的半导体装置封装物中，半导体芯片是安装或设置于封装物中，且该封装物更进一步地通过焊线(wire)或锡球(solder bump)等导电连结物而连结于一基板的内连线路。基于此目的，于半导体芯片上便形成有焊垫(bond pad)，其通常沿着芯片的周边设置且不形成于包含有有源或无源元件的区域上。图1为一示意图，显示了于一半导体芯片上的公知焊垫布局的俯视情形。请参照图1，半导体芯片10大体区分为第一区域12与一第二区域14。于第一区域12内设置有有源以及/或无源元件(未图示)。第一区域12与第二区域14相互分隔，于第二区域内14则设置有多个焊垫16。在此，于第一区域12未设置有焊垫16的原因之一是为了避免在形成导电连线(bonding)的工艺时的热及/或机械应力影响了形成于第一区域12内的有源或无源元件。在形成导电连结物时，于焊垫上形成焊线或凸块的导电连线，并通过导电连线连接至支撑电路板或其他的连结装置。因此，设置于半导体芯片10内连接结构中的金属间介电层(internalmetal dielectrics)(未图式)，其通常邻近及/或位于焊垫16下方，其机械强度可能不足以抵抗导电连结物形成时的连结应力，因而可能形成毁损。因此，焊垫是沿着芯片的周围形成，以避免对于金属层间介电层下方的有源与无源元件的直接毁损。然而，由于焊垫16占据了半导体芯片10的大部分表面，上述布局设计无法有效地降低整体芯片的尺寸，如此不利于制造费用的降低。
技术实现思路
本专利技术要解决的技术问题是提供一种焊垫结构以及应用此焊垫的半导体装置，以利于于缩减当今半导体芯片的尺寸。本专利技术的技术解决方案是一种焊垫结构，适用于电源分配，包括一第一介电层，其内设置有一电源导线；一第二介电层，位于该第一介电层之上，其内设置有一中空金属部；以及一第三介电层位于该第二介电层上，其内设置有一焊垫，其中该焊垫覆盖该金属部分以及该电源导线，并电性连结于该金属部分与该电源导线。本专利技术还提出一种半导体装置，包括一基底；一中间结构，位于该基底上；一焊垫结构，位于该中间结构上。其中该中间结构包括一第一金属层，邻近并用以支撑该焊垫结构；以及多个位于该焊垫结构下方的第二金属层，其中这些第二金属层之一是作为一电源线之用。依据另一实施例，本专利技术还提出另一种半导体装置，包括一基底；多个第一介电层，位于该基底上，其中该些第一介电层间插(interleave)有多个第一金属层，且这些第一金属层之一是作为电源导线；一第二介电层位于该些第一介电层上，其内设置有多个导电连接物；以及一金属焊垫，位于该第二介电层上，且为该些导电连接物所支撑，其中该些导电连接物是沿着该焊垫的周边所设置。本专利技术的特点和优点是本专利技术的金属焊垫形成于具有下方内连接导线与元件的电路区内。因此，中间结构中的最上层金属层可提供上方金属焊垫的一机械性支撑，并可抵抗于后续连结工艺中所造成的应力。金属焊垫与金属层间的介电层形成额外的导电连接物，以加强向上的机械性支撑能力，而位于下方的中间结构中的其它金属层的其中之一可用作电源导线(power line)并可设置于金属焊垫下方，以此增进半导体装置的集成度。本专利技术改善了现有技术的缺陷，其焊垫结构可设置于电路区之中且不会对其下方的电路元件造成损害，有助于缩减半导体芯片的尺寸。附图说明图1为一俯视图，用以说明公知半导体芯片上的焊垫布局；图2为一俯视图，用以说明依据本专利技术的一实施例的半导体芯片上的焊垫布局；图3为一剖面图，用以显示沿图2中线段3-3的半导体装置的结构；图4、图5为一系列俯视图，分别说明图3中区域230内的不同布局情形；图6为一剖面图，用以说明依据本专利技术的一实施例的半导体装置，其具有用于电源分布的一焊垫结构；图7为一剖面图，用以说明依据本专利技术的另一实施例的半导体装置，其具有位于内连接线结构上的焊垫结构。相关符号说明10、半导体芯片；12、第一区域；14、第二区域； 16、焊垫；100、半导体芯片； 102、电路区；104、周边区； 106、焊垫；200、基板； 202、焊垫结构； 204、中间结构；206、元件；208、介电层；210a、210b、210c、210d、金属层；212a、212b、212c、212d、介电层；214、金属焊垫；216、保护层；218、连结区； 220、222、导电连接物；230、区域。具体实施例方式为了让本专利技术的上述技术方案、特征和优点能更明显易懂，下文特举本专利技术的具体实施例，并配合附图，详细解说本专利技术的焊垫结构与半导体装置。通过下述示范实施例的解说可了解本专利技术有助于减少半导体芯片的整体尺寸。于部份实施例中，上述目的是通过在具有下方电子装置以及内连导线的电路区的上方形成焊垫所达成。本专利技术的实施例将配合图2至图7作一详细叙述如下。首先如图2图所示，显示了依据本专利技术一实施例的半导体芯片100的俯视情形。半导体芯片100上形成有被周边区104所环绕的电路区102，周边区104可作为保护环(seal ring)之用，周边区104可在芯片分割时防止电路区102免于受到损害。如图2所示，此时焊垫106形成于电路区102的周边与中心处，而半导体芯片100上的焊垫布局并不以图2的情形为限，熟悉此技艺者可依实际线路布局而进一步更改。图3则显示了图2中线段3-3的剖面情形，以说明具有形成于基板200上的焊垫结构202的半导体装置。请参照图3，在基底200上设置有元件206。元件206例如为金属氧化物半导体(MOS)晶体管的有源元件或为如电容、电感或电阻的无源元件。这些元件206并非限定于形成在基底200上，元件206亦可形成基底200内，以进一步缩小芯片尺寸。元件206可通过公知元件制作方法所形成，在此不限定其形成方法。介电层208覆盖于上述元件206之上与之间区域，而于介电层208之上则有中间结构204。在此，中间结构204包括介电层212a、212b、212c、212d及分别形成于该介电层之内的多个金属层210a、210b、210c、210d，以作为电性连结下方的元件206以及上方的焊垫结构202的一连接结构。在某些情形中，电性耦接于上方的焊垫结构202的中间结构204可电性连结于位于半导体芯片中任何区域的电子元件，其电性连结可通过在介电层208内相对于元件206的一位置形成导电接触物(contact)(未显示)所达成。金属层210a、210b、210c、210d可大体沿着图2中的x方向与y方向设置并经由形成于介电层212a、212b、212c、212d内适当位置的导电接触物形成电性连结。金属层210a、210b、210c、210d可单独地或混合地作为绕线、信号线或电源导线等。中间结构204的制作则可通过如单/双镶嵌工艺或其他导线制作本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，包括： 一基底； 一中间结构，位于该基底上； 一焊垫结构，位于该中间结构上； 其中该中间结构包括： 一第一金属层，邻近并用以支撑该焊垫结构；以及 多个第二金属层，位于该焊垫结构下方，其中这些第二金属层之一是作为一电源线。
【技术特征摘要】
US 2005-4-18 11/108,4071.一种半导体装置，其特征在于，包括一基底；一中间结构，位于该基底上；一焊垫结构，位于该中间结构上；其中该中间结构包括一第一金属层，邻近并用以支撑该焊垫结构；以及多个第二金属层，位于该焊垫结构下方，其中这些第二金属层之一是作为一电源线。2.如权利要求1所述的半导体装置，其特征在于，该第二金属层电性绝缘于该第一金属层。3.如权利要求1所述的半导体装置，其特征在于，该第一金属层为一中空金属层且被该焊垫结构所覆盖，其中空部分具有介电物质。4.如权利要求1所述的半导体装置，其特征在于，更包括多个导电连接物，以电性连接该第一金属层与该焊垫结构。5.如权利要求1所述的半导体装置，其特征在于，该第一金属层形成于一氧化物层内。6.如权利要求1所述的半导体装置，其特征在于，更包括至少一元件，位于该基底之上，其中该元件位于该焊垫结构的下方。7.如权利要求6所述的半导体装置，其特征在于，该元件为一晶体管、电容、电感与电阻的其中之一。8.如权利要求1所述的半导体装置，其特征在于，该第一金属层包括铝、铜与其合金的其中之一。9.如权利要求1所述的半导体装置，其特征在于，该第二金属层包括铝、铜与其合金的其中之一。10.如权利要求1所述的半导体装置，其特征在于，该焊垫结构包括铝、铜与其合金的其中之一。11.如权利要求4所述的半导体装置，其特征在于，所述导电连接物连续设置，以形成一环绕该焊垫结构的沟槽。12.如权利要求4所述的半导体装置，其特征在于，所述导电连接物为环绕该焊垫结构且彼此电性绝缘的导孔。13.一种焊垫结构，适用于电源分布，其特征在于，包括一第一介电层，其内设置有一电源导线；一第二介电层，位于该第一介电层之上，其内设置有一金属部分；以及一第三介电层位于...
【专利技术属性】
技术研发人员：郑道，涂兆均，林明杰，毛政智，彭秀珍，周达玺，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。