半导体器件制造技术

本发明专利技术揭示一种半导体器件，通过加厚层间膜（２２），并将电极焊盘（１１）的一部分或全部引出到有源区（１６）且形成于该区，能使输入输出区（１５）缩小，因而能缩小半导体器件的面积。

【技术实现步骤摘要】

本专利技术涉及具有用布线屏蔽电极焊盘的输入输出单元的半导体器件。
技术介绍
参看图8、图9、图10、图11、图12、图13，说明已有的半导体器件的电极焊盘的结构。图8是示出已有电极焊盘邻近区域的半导体器件关键部放大图，其中省略表面的SiN绝缘膜和保护膜。图9是示出已有电极焊盘邻近区域的半导体器件剖视图，是图8的A-A’剖视图。图10是示出已有形成凸块的电极焊盘组成的剖视图，图11是示出已有形成凸块的电极焊盘组成的俯视图，图12是示出采用重新布线技术的电极焊盘组成的剖视图，图13是示出已有在重作的布线上形成凸块的电极焊盘组成的剖视图。如图8、图9、图10、图11所示，这里作为例子示出的半导体器件构成用多层铜布线形成布线，并且在作为输入输出单元电路区的输入输出区15具有用铝(Al)形成的电极焊盘11，将电极焊盘11当作外部连接端子，用丝焊与外部连接。以形状与用最上层铜布线形成的电极焊盘11大致相同的焊盘金属件12为中介，将电极焊盘11与内部布线(未图示)连接，以便从内部布线将其引出。电极焊盘11与焊盘金属件12通过连接通道孔13形成电连接；用与电极焊盘11相同的材料铝，构成连接通道孔13。构成形成在电极焊盘11上的丝焊和柱式凸块31等与电极焊盘11的接合处的接合直径17小于连接通道孔13，而且形成接合面从连接通道孔13上鼓出。为了减小噪声等电干扰对形成在输入输出区15的输入输出单元的影响，在作为半导体器件的功能元件形成区有源区16与输入输出区15的界面邻近区域设置用最上层铜布线形成的屏蔽布线14。而且，在电极焊盘11以外的半导体器件的整个表面上形成SiN绝缘膜等层间膜22和保护半导体器件的保护膜23。保护膜13一般使用聚酰亚胺膜或PBO膜。在这样的半导体器件上形成块状电极等的情况下，如图12所示，使用重新布线技术，将布线91从电极焊盘11延伸到保护膜23上，形成平坦的布线区后，在该布线区上形成凸块、镀层、焊球101等。然而，虽然最近要求半导体器件缩小芯片规模，但已有的电极焊盘结构中，电极焊盘面积却仍需一定规格或更大的面积以作丝焊连接，使输入输出区不能小于电极焊盘的面积，因而存在妨碍芯片规模缩小的问题。而且，已有的重新布线技术中，由于在形成半导体器件后对布线进行延伸，需要将其延伸到厚度非常大以保护半导体器件的保护层上，存在延伸距离长造成的电特性变差和由于延伸后的布线的阶梯差造成的布线本身可靠性变差而难以用重新布线技术将电极焊盘移动到有源区的问题。为了解决上述问题，本专利技术的半导体器件的目的在于缩小输入输出区，从而缩小半导体器件的面积。
技术实现思路
为了达到上述目的，本专利技术第1方面所述的半导体器件，具有作为输入输出单元电路区的输入输出区和作为功能元件形成区的有源区，其中，具有形成于输入输出区并引出内部布线的焊盘金属件；以使所述焊盘金属件的一部分露出的状态形成在所述半导体器件的整个表面上的层间膜；在所述有源区的所述层间膜上形成一部分或全部的电极焊盘；与所述焊盘金属件和所述电极焊盘电连接的通道孔；以及以使所述电极焊盘露出的状态形成在所述半导体器件的整个表面的保护膜，并且所述输入输出区小于所述电极焊盘。又，其特征为所述层间膜是SiN膜。其特征又为所述层间膜的厚度为250nm至700nm。其特征又为所述层间膜的厚度为300nm。其特征又为所述布线和焊盘金属件为铜，所述电极焊盘和连接通道孔为铝。其特征又为所述电极焊盘下方最上层布线的至少一部分，是屏蔽所述输入输出单元的布线。其特征又为利用丝焊，将所述电极焊盘与外部连接。其特征又为在所述电极焊盘上形成柱式凸块。其特征又为所述电极焊盘与所述丝焊的接合处的接合直径，大于所述连接通道孔与所述电极焊盘的连接面的任一边的长度。其特征又为所述接合处与所述连接通道孔的位置关系，往与电极焊盘的任一条边平行的方向偏移。附图说明图1是示出实施方式1的电极焊盘邻近区域的半导体器件关键部放大图。图2是示出实施方式1的电极焊盘邻近区域的半导体器件剖视图。图3是示出实施方式1的形成凸块的电极焊盘的组成的剖视图。图4是示出实施方式1的形成凸块的电极焊盘的组成的俯视图。图5是示出实施方式2的电极焊盘邻近区域的半导体器件关键部放大图。图6是示出实施方式2的电极焊盘邻近区域的半导体器件剖视图。图7是示出实施方式2的形成凸块的电极焊盘的组成的剖视图。图8是示出已有电极焊盘邻近区域的半导体器件关键部放大图。图9是示出已有电极焊盘邻近区域的半导体器件剖视图。图10是示出已有形成凸块的电极焊盘组成的剖视图。图11是示出已有形成凸块的电极焊盘组成的俯视图。图12是示出采用重新布线技术的电极焊盘组成的剖视图。图13是示出已有在重作的布线上形成凸块的电极焊盘组成的剖视图。具体实施例方式下面，参看附图说明本专利技术的实施方式。首先，用图1、图2、图3、图4说明实施方式1的半导体器件。图1是示出实施方式1的电极焊盘邻近区域的半导体器件关键部放大图，图2是示出实施方式1的电极焊盘邻近区域的半导体器件剖视图，是图1的A-A’剖视图。图3是示出实施方式1的形成凸块的电极焊盘的组成的剖视图。图4是示出实施方式1的形成凸块的电极焊盘的组成的俯视图。在图1、图2中，与已有半导体器件相同，为了将内部布线引出到输入输出区15，利用最上层铜布线形成焊盘金属件12，并且在有源区16与输入输出区15的界面附近形成减小噪声等电干扰对包含输入输出区15和电极焊盘11的输入输出单元的影响用的屏蔽布线14。以连接通道孔13为中介，利用铝布线等导电层将本专利技术半导体器件的电极焊盘11从焊盘金属件12延伸到形成在有源区16的屏蔽布线14的SiN绝缘膜等层间膜22，并使其至少一部分形成在有源区16上。然后，以使电极焊盘11露出的状态在整个表面形成聚酰亚胺膜或PBO膜等保护膜23。已有技术的层间膜22的厚度为200nm左右，但这里由于是不以保护膜23为中介地形成电极焊盘11的组成，为了提高丝焊等情况下的抗裂性，需要使厚度为300nm或更大，为650nm左右时能确保相当的抗裂性。约250nm至700nm左右的厚度，则丝焊区的下层不设焊盘金属件就能维持抗裂性，而且又能大致忽略因引出而形成的布线阶梯差的影响。这样，通过从焊盘金属件12引出电极焊盘11并使其形成在有源区16时，使焊盘金属件12不必与电极焊盘11形状相同，可缩小焊盘金属件12的面积，能将输入输出区15的面积缩小到可形成防浪涌用的电路的程度。即，能缩小以往使电极焊盘11的面积受到限制的输入输出区15的面积，从而能缩小半导体器件的面积。又，如图3、图4所示，能在电极焊盘11上形成柱式凸块31，作为外部连接端子。而且，已有技术中，为了维持丝焊和柱式凸块31的接合位置的平坦性，将丝焊与柱式凸块31的接合位置设在连接通道孔13上，需要使连接通道孔13大于接合处的接合直径，但这里由于在引出后的电极焊盘11上连接丝焊和柱式凸块31，连接通道孔13的形状、大小、位置的自由度增加，能使连接通道孔13小于形成在电极焊盘11上的丝焊和柱式凸块31等与电极焊盘11的接合处的接合直径17；将接合直径17做成大于连接通道孔13的与截面的任一条边平行的方向的长度，还能将接合处形成在连接通道孔13的外侧。这样，能减小连接通道孔13，本文档来自技高网...

【技术保护点】
一种半导体器件，具有作为输入输出单元电路区的输入输出区和作为功能元件形成区的有源区，其特征在于，具有形成于输入输出区并引出内部布线的焊盘金属件；以使所述焊盘金属件的一部分露出的状态形成在所述半导体器件的整个表面上的层间膜；在所述有源区的所述层间膜上形成一部分或全部的电极焊盘；与所述焊盘金属件和所述电极焊盘电连接的通道孔；以及以使所述电极焊盘露出的状态形成在所述半导体器件的整个表面的保护膜，所述输入输出区小于所述电极焊盘。

【技术特征摘要】
JP 2005-7-26 2005-215166;JP 2006-3-24 2006-0818231.一种半导体器件，具有作为输入输出单元电路区的输入输出区和作为功能元件形成区的有源区，其特征在于，具有形成于输入输出区并引出内部布线的焊盘金属件；以使所述焊盘金属件的一部分露出的状态形成在所述半导体器件的整个表面上的层间膜；在所述有源区的所述层间膜上形成一部分或全部的电极焊盘；与所述焊盘金属件和所述电极焊盘电连接的通道孔；以及以使所述电极焊盘露出的状态形成在所述半导体器件的整个表面的保护膜，所述输入输出区小于所述电极焊盘。2.如权利要求1中所述的半导体器件，其特征在于，所述层间膜是SiN膜。3.如权利要求2中所述的半导体器件，其特征在于，所述层间膜的厚度为250nm至700nm。4.如权利要求2中所述的半导体器件，其特征在于，所述层间膜的厚度为300nm。5.如权利要求1中所述的半导体器件，其特征在于，所述布线和焊盘金属件为铜，所述电极焊盘和连...

【专利技术属性】
技术研发人员：永井纪行，滨谷毅，三村忠昭，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[]