具铜线的半导体封装件及其打线方法技术

一种具铜线的半导体封装件及其打线方法，半导体封装件包括：具有多个焊结点的承载件，以及接置于承载件上的芯片，且于芯片上形成有多个焊垫，复于承载件的焊结点上植设凸块，并且利用多条铜线，用以分别端接承载件上的凸块及芯片上的焊垫，从而通过铜线电性连接芯片与承载件，接着，于承载件上形成封装胶体，以包覆芯片、铜线及凸块。从而可通过植设于承载件焊结点上的凸块，改善铜线于承载件焊结点上的焊着性而解决缝点脱落的问题；因焊接端具有良好的共晶，故焊接后残留在焊嘴上的铜线，具平整的线尾端面及均一的线尾长度，而于下阶段烧球时可得大小均一的焊球，因此无需另于芯片的焊垫上植设凸块，即可与芯片的焊垫形成良好的共晶关系。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉 及一种以铜线电性连接承载件及接置于该承载件上的芯片的半导体封 装件及用于该半导体封装件的打线方法。
技术介绍
现有的半导体封装件，通常是使用金线(Au wire)将芯片电性连接 至如导线架或基板的芯片承载件，这是因为金线与导线架焊结点 (Finger)上的镀银层或基板焊结点上的镀镍/金(M/Au)层可产生良好的共晶，而确保金线与相对焊结点的焊接品质；但金质材料的焊线 有价格昂贵的缺点，因此在焊线材料使用上，遂有以铜(Cu)质材料取 代金(Au)质材料的趋势，但铜线(Cu wire)与导线架焊结点上的镀银层 或基板焊结点上的镀镍/金(Ni/Au)层间并无法产生良好的共晶，遂会 使铜线焊接至焊结点的缝接端(stitch end)发生短尾(short tail)现 象，而造成焊接后残留在焊嘴外的铜线的线尾端(Tail end)不平整及 其线尾长度不一的问题，致而影响到进行次一打线(wire bonding)前 铜线的线尾端经烧球成型的焊球(Free Air Ball, FAB)，使所成型的 悍球的大小无法均一。当焊球的大小无法均一时，即易造成焊球与芯 片上的焊垫(Bond pad)焊接的共晶性不良而产生焊球脱落(ball lift) 的问题。换言之，如图3A所示，传统的金线(Au wire) 30的缝接端300与 基板31的焊结点310上的镀镍/金(Ni/Au )层可产生良好的共晶， 故金线30与焊结点310间不致发生缝点脱落(stitch lift)的问题， 且于打线完成后，该缝接端300亦不会产生短尾现象，使残留在焊嘴M 上的金线30具有平整的线尾端301，而令线尾端301具有均一线尾长 度h，故于进行后续的打线作业前的烧球时，均能成型出大小较为均一 的焊球302，而能确保金线与焊结点间的焊接品质。而在使用铜线时，如第3B图所示，由于铜线30，与基板31'的焊结点310'上的镀镍/ 金(Ni/Au)层间不具良好的共晶性，铜线30'的缝接端300'于焊接至 该悍结点310'后，该缝接端300'易形成短尾现象，而造成焊接后残 留在焊嘴M'外的铜线30'的线尾端301'会产生不平整的状况及线尾 长度h，不一的问题，遂使进行后续打线作业前的烧球时，产生的焊球 302'的大小无法均一，而易造成焊接至芯片33，的焊垫330'上的焊 球302，脱落(ball lift)。为了解决上述问题，如图4所示，美国专利公开第20040072396 号揭示于芯片42的焊垫421上植设一金质凸块43(Au Stud Bump)，以 供铜线40的焊球402得以焊接于金质凸块43上，由于该两者能产生 良好的共晶，故得提升铜线40与焊垫421的焊结信赖性，有效改善焊 球402脱落(ba11 lift)问题。但是，如前所述，铜线40与导线架或 基板41的焊结点411上的镀银层或镀镍/金(Ni/Au)层，仍无法产生良 好的共晶，故铜线的缝接端400焊接至焊结点411上后仍存在有缝接 点脱落(stitch lift)问题或短尾现象，亦会影响到后续焊球形成的尺 寸均一性(已详述于前，故不另赘言)。因此，如何提出一种半导体封装件及其打线方法，以解决铜线于 芯片的焊垫上的焊球脱落(ball lift)问题，及于导线架或基板上焊结 点的缝点脱落(stitch lift)问题，提升铜线的焊结信赖性，确为此相 关领域所迫切待解的问题。
技术实现思路
本专利技术的一目的在于提供一种具铜线的半导体封装件及其打线方 法，由植设与承载件的焊结点共晶良好的金质凸块，提升铜线于焊结 点的焊着性(bondability)，藉以解决焊结点的缝点脱落(stitch lift) 的问题。本专利技术的另一目的在于提供一种具铜线的半导体封装件及其打线 方法，由植设与承载件的焊结点共晶良好的金质凸块，藉以解决铜线 于芯片的焊垫的焊球脱落(ball lift)的问题。本专利技术的又一目的在于提供一种具铜线的半导体封装件及其打线 方法，由植设与承载件的焊结点共晶良好的金质凸块，使焊接后残留在焊嘴外的铜线，具平整的线尾端，及均一的线尾长度，从而于进行 次一打线前铜线的线尾端经烧球成型的焊球得大小均一，而毋需再于 芯片的焊垫上植设金质凸块，铜线即可与芯片的焊垫形成良好的共晶。 为达到前述及其它目的，本专利技术所提供的具铜线的半导体封装件，包括具有多个焊结点的承载件，该承载件可为导线架或基板；植设于 该承载件的焊结点上的凸块(Stud Bump),该凸块的材料为包含金(Au) 的材料；接置于该承载件上的芯片，于该芯片的作用表面上具有多个 焊垫；多条铜线，使各该铜线的两端部分别焊接至芯片上的焊垫与承 载件上的凸块，从而通过该铜线电性连接该芯片与承载件；以及形成 于该承载件上以包覆该芯片、铜线及凸块的封装胶体。本专利技术还提供一种用于前述半导体封装件的打线方法，其步骤系 包括提供承载有芯片的承载件，而该承载件可为导线架或基板，且 该承载件上具有多个焊结点，而于该多个焊结点上植设凸块，以及分 别将多条铜线的一端部焊接至一接置于该承载件上的一芯片上所形成 的多个焊垫，再将铜线的另一端部焊接至该焊结点上的凸块，以通过 该铜线将芯片电性连接至承载件。因此，本专利技术所揭示的，乃 通过植设于承载件的焊结点上金质凸块与铜线形成良好的共晶，而提 升铜线于焊结点的焊着性(bondability)，从而解决铜线于承载件的焊 结点上的缝点脱落(stitch lift)问题，且焊接后残留在焊嘴外的铜线 的线尾(tail)具平整的线尾端及均一的线尾长度，进行次一打线前铜 线的线尾端经烧球成型的焊球得大小均一，因此毋需再于芯片的焊垫 上植设金质凸块，亦可一并解决因焊球的大小无法均一，而造成焊球 自芯片的焊垫上脱落(ball lift)的问题，故可显著提升铜线的焊结信 赖性。附图说明图1是本专利技术所提供的半导体封装件的剖视图2A及图2B是本专利技术的打线方法的流程示意图3A是现有的使用金线(Au wire)的半导体封装件的剖视图3B是现有的使用铜线(Cu wire)的半导体封装件的剖视图；图4是美国专利公开第20040072396号的半导体封装件的剖视图; 元件符号说明1半导体封装件11承载件111焊结点12心片121焊垫13凸块14铜线141焊球142缝接端143线尾端15封装胶体30金线300缝接端301线尾端302焊球31承载件310焊结点30，铜线300，缝接端301，线尾端302，焊球31，承载件310，焊结点33，心片330,焊垫40铜线400缝接端402焊球41承载件411焊结点42心片421焊垫43凸块具体实施例方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术 人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功 效。本专利技术亦可通过其它不同的具体实施例加以施行或应用，本说明 书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下 进行各种修饰与变更。以下的实施例是进一步详细说明本专利技术的特征及功效，但并非用 以限制本专利技术的可实施范畴。本专利技术所提供的具铜线的半导体封装件，示于图l。如图所示，该半导体封装件，包括基板11、接置于该基板11上的芯片12、植设于 该基板11上的金质凸本文档来自技高网...

【技术保护点】
一种具铜线的半导体封装件，包括：　具有多个焊结点的承载件；　接置于该承载件上，且形成有多个焊垫的芯片；　多个植设于该承载件的焊结点上的凸块；　多条铜线，用以分别端接该承载件上的凸块及芯片上的焊垫，从而通过该铜线电性连接该芯片与承载件；以及形成于该承载件上的封装胶体，以包覆该芯片、铜线及凸块。

【技术特征摘要】
1.一种具铜线的半导体封装件，包括具有多个焊结点的承载件；接置于该承载件上，且形成有多个焊垫的芯片；多个植设于该承载件的焊结点上的凸块；多条铜线，用以分别端接该承载件上的凸块及芯片上的焊垫，从而通过该铜线电性连接该芯片与承载件；以及形成于该承载件上的封装胶体，以包覆该芯片、铜线及凸块。2. 根据权利要求1所述的具铜线的半导体封装件，其中，该凸块 是以金为材料而制成的。3. 根据权利要求1所述的具铜线的半导体封装件，其中，该铜线 的一端部是形成焊球以焊接至该芯片上的焊垫，而另一端部则以缝接 焊接的方式焊接至该承载件上的凸块。4. 根据权利要求1所述的具铜线的半导体封装件，其中，该承载 件为导线架。5. 根据权利要求1所述的具铜线...

【专利技术属性】
技术研发人员：蔡汉龙，黄致明，萧承旭，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]