制造半导体封装件用打线方法及系统技术方案

一种制造半导体封装件用的打线方法及系统，用于芯片的封装工艺中，将已粘接有芯片的芯片承载件的料片馈入打线工作站的打线区，进行以焊线连接芯片与承载件的打线作业；完成打线料片后移送至邻接打线区的测试区，同时将接续料片馈入打线区；在测试区对打线后的料片焊线进行有无通路／短路的测试后，若无，则将测试的料片放出该打线工作站，若有，则由一与该测试区接连的控制模块发出一控制信号至该打线区，以令该打线区的打线中止，打线机台进行检修并调整成正常状态，解除中止打线作业的控制信号，继续打线作业。这样的测试，可以实时测试出不良品并实时调整打线机台，并可降低封装时程及耗材，可大幅降低成本。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于打线的方法及系统，尤其是一种将焊线连接于芯片与承载芯片的承载件间，以使芯片电性连接至承载件的打线方法及系统。
技术介绍
图5所示的是一般的球栅数组半导体封装件(BGA SemiconductorPackage)的封装工艺。在步骤50中，将经切割完成的芯片以银胶(Silver Paste)或聚亚酰胺胶带(Polyimide Tape)胶粘剂粘贴至成多组方式(Matrix-arrayed)或单列方式(Single array-arranged)布设的芯片承载件的预设位置上；然后，步骤51中，该粘接有该芯片的芯片承载件的半成品由打线机传递装置(Handler)鐀入打线机中，进行金线焊接至芯片与芯片承载件上的打线作业(Wire Bonding)，以使芯片借助金线电性连接至芯片承载件；在步骤52中，完成打线作业的半成品再以该传递装置移出打线机外，进行下一工序，以封装树脂包覆该芯片与金线的模压作业(Molding)；接而，于步骤53中，芯片与金线为经模压作业成形的封装胶体所包覆后，再将半成品移入植球机中进行植球作业(Solder Ball Implantation)，以于芯片承载件的背面上植接多个成多组方式排列的焊球；焊球植接完成，便须对成形于该芯片承载件上的半成品进行切单作业(Singulation)，在步骤54中，芯片承载件在切割机中以切刀一一切单而形成独立的完成封装的半导体封装件成品；该制成半导体封装件成品于打包出货前须先进行通路/短路测试(open/short Test)以检测成品芯片的电性连接的品质，此为步骤55；最后，通过步骤55的测试者才能进入步骤56予以出货。在步骤55的测试是一种通路/短路测试(open/short-O/S Test)，它是用以测试电性连接芯片与芯片承载件的金线有否通路/短路的状况，若有，则须追查工艺中发生不良的站别，如打线站，以检查打线机台并进行必要的调整或检修；然而，在出货前检测出不良成品均已完成封装，已无予以反工(Rework)或修复(Repair)等挽救的机会。无法在打线站中发觉不良品，将造成封装成本的增加及物料的浪费，且发生问题的打线机台也无法及时检测，导致封装线上不良半成品持续的产出，造成更多的浪费。在打线作业中发生通路/短路状况，在高集成化(High Integration)的半导体封装件中尤为突出。因高集成化的半导体封装件中使用的基板上，往往须形成接地环(Ground Ring)、电源环(Power Ring)及信号垫(Signal Finger)方能提供高阶芯片所须的输入/输出接点(I/OConnections)，输入/输出接点的增加，用以电性连接芯片与基板的金线数目须要相对地提高，而在有限面积上焊接较多数量的金线，须要使不同功能的金线具有不同的线弧(Wire Loop)高度，方能达到高密度焊接金线(500至1000条)的目的；同时，金线的数目越多，金线间的距离也要缩减(Fine Pitch)，使高集成化的半导体封装件的金线间的距离由传统的80μ减小至约仅50μ。焊接金线的密度越高，相邻金线发生碰触而导致短路的状况就愈多；如何有效降低通路/短路发生的机率，以及如何尽早检测出运作不当的打线机是亟待解决的课题。因此，另一种封装方法应运而生。如图6所示，该公知方法与前述图5所示之方法相同，在芯片粘接至一芯片承载件，如基板上的步骤60完成后，即进行步骤61的打线作业，不同于图5所示的方法，是在步骤61的打线作业完成后，即将已完成焊接金线的半成品送至通路/短路的测试机台上以对金线进行测试，如步骤62；测试结果显示无通路/短路的状况，则完成测试的半成品移出测试机台，继续步骤63的模压作业、步骤64的植球作业、步骤65的切单作业、步骤66的最终O/S测试以及步骤67的出货作业；若在步骤62测试出金线有通路/短路的状况，则可于模压作业前得知不良的半成品，不致将瑕疵品以树脂封装并植接焊球而无法修复或反工，故可降低封装的成本及材料的浪费。然而，该种方法是将焊线测试用的通路/短路测试设备自一般工艺中的测试站(Test Station)中独立出，故会增加工艺复杂性，造成成本的增加与工作流程(Cycle Time)的延长。同时，该通路/短路测试在打线作业完成后始进行，对目前普遍以基板型态进行封装而言，完成金线焊接半成品在打线机中的传递装置移出后，由该种通路/短路测试设备中的传递装置移入该通路/短路测试设备中，进行金线有无通路/短路的测试，即已增加传递的时间而不利整体工艺之流程的减少，且检出金线有通路/短路的状况时，打线机已同时在进行下一批基板的打线作业，而无法于下一批基板进行打线作业前及时检出，故仍存在有时效性的问题，致不良品于检出前会持续形成，并因打线机中已更换次一批基板，导致发生通路/短路原因不易找出，而进一步导致成本增加。
技术实现思路
本专利技术的目的在于提供一种通路/短路测试所需时间涵盖于打线作业所需时间内而有效缩减封装工艺的流程的制造半导体封装件用的打线方法及系统。本专利技术的另一目的在于提供一种得及时检测得知打线机台出现不正常运作状况，而能够及时调修制造半导体封装件用的打线方法及系统。本专利技术的再一目的在于提供一种更能降低封装成本，提高良品率的制造半导体封装件用的打线方法及系统。本专利技术的又一目的在于提供一种得及时追溯出导致通路/短路状况原因的制造半导体封装件用的打线系统及方法。为完成上述及其它目的，本专利技术所提供的制造半导体封装件用的打线方法包括下列步骤1)准备一由多个基板单元构成的基板片(Substrate Strip)，以在各基板单元上接置至少一个芯片；2)设置一具有一打线机构(Wire Bonding Mechanism)及一通路/短路测试机构(O/S Testing Mechanism)的打线工作站(Wire Bonging station)，以令该已接置芯片的基板片移入该打线工作站的打线机构中；3)令该打线机构焊接焊线至基板片上的一基板单元及该基板单元上接置的芯片；4)将完成打线的基板单元移入该通路/短路测试机构中以进行通路/短路测试，并令该打线机构对同步移入该打线机构中的基板片上的下一已接置芯片的基板单元进行焊线焊接；若焊线无通路/短路状况，则进入步骤5)；若检测出焊线有通路/短路状况，则由该测试机构发出一控制信号至该打线机构以中止打线作业，并对该已焊接有焊线的基板单元上的焊线进行调修及反工，然后重复步骤4)；5)返回步骤3)，直至该基板片上每一基板单元均完成焊线焊接与测试，即进入步骤6)；以及6)将该已完成焊线焊接的基板片移出该打线工作站以进行后续封装步骤。该打线工作站是一由用以将未焊接焊线的基板片馈入的进料装置以及将已完成焊线的焊接，且完成测试的基板片移出该打线工作站的进料/出料机构、用以焊接焊线的打线机构，以及用以进行通路/短路测试的通路/短路测试机构所构成的机台。该通路/短路测试机构由一内建于该打线工作站内的测试头(TestSocket)及一与该测试头电性连接的测试机(O/S Tester)所构成。该测试机得安装在打线工作站内，或装设于打线工作站外以与多个打线工作站内的测试头同时接连，由单一测试机同时控制多个测试头进行通路/短路测试。本文档来自技高网...

【技术保护点】
一种制造半导体封装件用的打线方法，其特征在于包括下列步骤：１）准备一由多个基板单元构成的基板片，以在各基板单元上接置至少一芯片；２）设置一至少具有一打线机构及一通路／短路机构的打线工作站，以令该接置有芯片的基板片移入该打线机构中； ３）令该打线机构焊接焊线至该基板片上的一基板单元及该基板单元上接置的芯片；４）将完成焊线的焊接的基板单元移入该通路／短路测试机构中，以进行通路／短路测试，并令该打线机构对同步移入该打线机构中的基板片上的下一已接置芯片的基板单元焊接焊线 ；若测试结果显示无通路／短路状况，则进入步骤５），若测试结果显示有通路／短路状况，则令该通路／短路测试机构发出一控制信号至该打线机构，以中止焊线焊接作业，并对该打线机构进行调修或找出其它造成通路／短路状况发生的原因而予解决，并反工该已焊接有焊线的基板单元上的焊线，然后，重复步骤４）；５）返回步骤３），直迄该基板片上的每一基板单元均完成焊线的焊接及测试，即进入步骤６）；以及６）将该已完成焊线的焊接及测试的基板片移出该打线工作站，以进行后续的封装步骤。

【技术特征摘要】
1.一种制造半导体封装件用的打线方法，其特征在于包括下列步骤1)准备一由多个基板单元构成的基板片，以在各基板单元上接置至少一芯片；2)设置一至少具有一打线机构及一通路/短路机构的打线工作站，以令该接置有芯片的基板片移入该打线机构中；3)令该打线机构焊接焊线至该基板片上的一基板单元及该基板单元上接置的芯片；4)将完成焊线的焊接的基板单元移入该通路/短路测试机构中，以进行通路/短路测试，并令该打线机构对同步移入该打线机构中的基板片上的下一已接置芯片的基板单元焊接焊线；若测试结果显示无通路/短路状况，则进入步骤5)，若测试结果显示有通路/短路状况，则令该通路/短路测试机构发出一控制信号至该打线机构，以中止焊线焊接作业，并对该打线机构进行调修或找出其它造成通路/短路状况发生的原因而予解决，并反工该已焊接有焊线的基板单元上的焊线，然后，重复步骤4)；5)返回步骤3)，直迄该基板片上的每一基板单元均完成焊线的焊接及测试，即进入步骤6)；以及6)将该已完成焊线的焊接及测试的基板片移出该打线工作站，以进行后续的封装步骤。2.如权利要求1所述的打线方法，其特征在于，该通路/短路测试机构包括有至少一测试头及一与该测试头电性连接的测试机。3.如权利要求2所述的打线方法，其特征在于，该测试头与该完成焊线焊接的基板单元接触，以供该测试机经由该测试头对该基板单元上的焊线进行通路/短路测试。4.如权利要求2所述的打线方法，其特征在于，该测试机至少包括一测试模块，与该测试头电性连接以经由该测试头进行通路/短路测试；以及一控制模块，与该测试模块及打线机构电性连接，在接收到由该测试模块而来的有通路/短路状况的信号后，发出一控制信号至该打线机构，以中止该打线机构焊接焊线的进行。5.如权利要求2所述的打线方法，其特征在于，该测试机还可接连至少另一打线工作站中所设的测试头，以同时控制多个打线工作站中的测试头进行通路/短路测试。6.如权利要求1所述的打线方法，其特征在于，该打线工作站还具有一进料/出料机构，以传递该基板片出入该打线工作站。7.如权利要求1所述的打线方法，其特征在于，该打线工作站是一内设有该通路/短路测试机构的打线机台，且该通路/短路测试机构设于该打线机台中的打线机构的下游位置。8.如权利要求1所述的打线方法，其特征在于，该打线工作站由一内设有至少一测试头的打线机台，以及一设于该打线机台外部并与该测试头电性连接的测试机构成，且该测试头设于该打线机台中的打线机构的下游位置。9.如权利要求1所述的打线方法，其特征在于，该步骤4)中，该打线机构于接收到通路/短路测试机构而来的控制信号后，依该次一基板单元完成焊线的焊接始中止焊线的焊接作业。10.如权利要求1所述的打线方法，其特征在于，该基板片上的基板单元为矩阵方式排列。11.如权利要求1所述的打线方法，其特征在于，该基板片上的基板单元为单列方式排列。12.一种制造半导体封装件用的打线方法，其特征在于包括下列步骤1)准备一由多个基板单元构成的基板片，以在各基板单元上接置至少一芯片；2)设置一至少具有一打线机构及一通路/短路机构的打线工作站，以令该接置有芯片的基板片移入该打线机构中；3)令该打线机构焊接焊线至该基板片上的一基板单元及该基板单元上接置的芯片；4)将已完成焊线焊接的基板单元移入该通路/短路测试机构中，以对其进行通路/短路测试，并同步将该基板片上的下一接置有芯片的基板单元移入该打线机构中进行焊线焊接，然后，令该通路/短路测试机构显示测试结果；5)返回步骤4)，直迄该基板片的每一基板单元均完成焊线的焊接及测试，即进步骤6)；6)将完成焊线的焊接与测试的基板片移出该打线工作站，以根据通路/短路测试机构于步骤4)所显示的测试结果，反工有通路/短路状况的基板单元并解决导致通路/短路问题。13.如权利要求12所述的打线方法，其特征在于，该通路/短路测试机构包括有至少一测试头及一与该测试头电性连接的测试机。14.如权利要求13所述的打线方法，其特征在于，该测试头与该完成焊线焊接的基板单元接触，以供该测试机经由该测试头对该基板单元上的焊线进行通路/短路测试。15.如权利要求13所述的打线方法，其特征在于，该测试机至少包括一测试模块，与该测试头电性连接以藉该测试头进行通路/短路测试；以及一显示模块，与该测试模块接连，显示该测试模块而来的测试结果。16.如权利要求13所述的打线方法，其特征在于，该测试机还可接连至少另一打线工作站中所设的测试头，以同时控制多个打线工作站中的测试头进行通路/短路测试。17.如权利要求12所述的打线方法，其特征在于，该打线工作站还具有一进料/出料机构，以传递该基板片出入该打线工作站。18.如权利要求12所述的打线方法，其特征在于，该打线工作站内设有该通路/短路测试机构的打线机台，且该通路/短路测试机构设于该打线机台中的打线机构的下游位置。19.如权利要求12所述的打线方法，其特征在于，该打线工作站由内设有至少一测试头的打线机台，以及一设于该打线机台外部并与该测试头电性连接之测试机所构成，且该测试头设于该打线机台中的打线机构的下游位置。20.如权利要求12所述的打线方法，其特征在于，该基板片上的基板单元为矩阵方式排列。21.如权利要求12所述的打线方法，其特征在于，该基板片上的基板单元为单列方式排列。22.一种制造半导体封装件用的打线方法，包括下列步骤1)准备一由多个基板单元构成的基板片，以在各基板单元上接置至少一芯片；2)设置一...

【专利技术属性】
技术研发人员：曾维桢，黄建屏，黄焜铭，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]