导线架式的半导体封装件及其制法制造技术

本发明专利技术公开了一种导线架式的半导体封装件及其制法，是提供具有芯片座及布设于该芯片座周围的多个导脚的导线架，以在该芯片座与后续欲接置其上的芯片间增设芯片接合件，并令该芯片接合件通过导电胶而黏置于导线架的芯片座上，及令该芯片通过不导电胶而黏置于芯片接合件上，以解决现有技术因特殊芯片而无法在芯片与导线架间使用导电胶或因使用不导电胶造成脱层问题，接着利用焊线电性连接该芯片的焊垫及该导线架的导脚，以及形成包覆该芯片接合件、芯片、焊线及部分导线架的封装胶体，以制得本发明专利技术的导线架式半导体封装件。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装件及其制法，特别是涉及一种导线架 式的半导体封装件及其制法。
技术介绍
传统导线架(Lead Frame)式的半导体封装件，如美国专利第 5,793,108、 6,072,243、 6,208,023、 5, 623， 123等专利揭示，其制作 方式是在一具芯片座及多个导脚的导线架上黏接一芯片，还通过多条 金线电性连接芯片表面上各芯片焊垫(Electrode Pads)至对应导脚， 再以一封装胶体包覆该芯片及金线而形成一半导体封装件。请参阅图1，为进一步改善传统导线架式的半导体封装件的散热性 问题，如美国专利第5， 594， 234、 5,252,783、 6， 979， 886、 6， 770， 959、 6,369,139、 6，384,472等专利，揭示提供一具有芯片座101以及多个 导脚102的导线架10，以将设有多个焊垫120的芯片12，通过如银胶 (silver paste)的导电胶11而黏置于该芯片座101上，再通过焊线13 将该芯片12的焊垫120与该导线架10的导脚102电性连接，以及形 成包覆该芯片12、焊线13及部分导线架10的封装胶体14，且令该芯 片座皿外露出封装胶体14，以供与如印刷电路板的外部装置(未图标) 的接地区(ground)电性连接，进而通过该印刷电路板逸散经由芯片运 行时所产生的热量。但是，当一些特殊芯片，因电性的关系，无法以如银胶的导电胶 而黏着于芯片座上，为此，即需使用不导电胶(non-conductive adhesive),以供芯片黏置于芯片座上。然而，如图2所示，不导电胶21主要是以环氧树脂为基底 (印oxy-base)的有机(organic)黏胶，并参杂有例如二氧化硅(Si02)的 不导电性填充料，因此相对于如银胶的导电胶是以环氧树脂参杂银粉 末而言，该不导电胶21中的黏胶与二氧化硅填充料间会建立许多键结， 导致不导电胶的黏结性下降，进而容易造成芯片22与导线架的芯片座 201间发生脱层L的问题。因此，鉴于上述问题，如何解决现有技术因特殊芯片而无法在芯 片与导线架间使用导电胶或因使用不导电胶造成脱层问题，实已成为 目前亟欲解决的问题。
技术实现思路
本专利技术的一目的是提供一种导线架式的半导体封装件及其制法， 以解决现有技术因特殊芯片而无法在芯片与导线架间使用导电胶的问 题。本专利技术的又一目的是提供一种导线架式的半导体封装件及其制 法，以解决现有技术中特殊芯片因使用不导电胶造成芯片与导线架间 发生脱层问题。为达到上述及其它目的，本专利技术提供一种导线架式的半导体封装件制法，主要包括提供具有芯片座及布设于该芯片座周围的多个导 脚的导线架，以将一芯片接合件通过一导电胶而黏着于该导线架的芯 片座上；将设有多个焊垫的芯片通过不导电胶而黏置于该芯片接合件 上；令该芯片的焊垫与该导线架的导脚通过多条焊线电性连接；以及 形成包覆该芯片接合件、芯片、焊线与部分导线架的封装胶体。该芯 片接合件例如为伪芯片(dummy die)。本专利技术还提供一导线架式的半导体封装件，包括导线架，具有 芯片座及布设于该芯片座周围的多个导脚；芯片接合件，通过导电胶 而黏置于该导线架的芯片座上；芯片，通过不导电胶而黏置于该芯片 接合件上，且该芯片设有多个焊垫；多条焊线，电性连接该芯片的焊 垫与该导线架的导脚；以及封装胶体，用以包覆该芯片接合件、芯片、 焊线与部分的导线架，且外露出该芯片座及导脚底面。因此，本专利技术的导线架式的半导体封装件及其制法主要提供具有 芯片座及布设于该芯片座周围的多个导脚的导线架，通过如银胶的导 电胶将芯片接合件黏置于该导线架的芯片座上，再通过含如二氧化硅 的填充料的不导电胶以将具有多个焊垫的芯片黏置于该芯片接合件 上，接着，通过悍线电性连接该芯片的焊垫及该导线架的导脚，以及形成包覆该芯片接合件、芯片、焊线及部分导线架的封装胶体，从而 通过在芯片与导线架间增设芯片接合件(伪芯片)，并令该芯片接合件 通过导电胶而黏置于导线架的芯片座上及令该芯片通过不导电胶而黏 置于芯片接合件上，以解决因芯片的特殊电性而不能使用导电胶的问 题，以及避免不导电胶涂布于金属材料的导线架与芯片间而造成芯片 与导线架脱层的问题，进而提高芯片与导线架间的黏结性。附图说明图1是显示现有导线架式的半导体封装件中芯片通过导电胶黏置 于芯片座的示意图2是显示现有导线架式的半导体封装件中芯片通过不导电胶黏 置于芯片座而发生脱层的示意图；以及图3A至图3D为本专利技术的导线架式的半导体封装件及其制法的示 意图。元件符号说明10导线架101芯片座102导脚11导电胶12心片120焊垫13焊线14封装胶体201芯片座21不导电胶22心片脱层30导线架301芯片座302导脚31导电胶32心片320焊垫33焊线34封装胶体35芯片接合件36不导电胶具体实施例方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术 人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功 效。请参阅图3A至图3D，为本专利技术的导线架式的半导体封装件及其制 法实施例的示意图。如图3A所示，提供具有芯片座301及布设于该芯片座301周围的 多个导脚302的导线架30，该导线架30是由铜、铜合金等金属材料制 成。如图3B所示，提供芯片接合件35，并通过导电胶31将该芯片接 合件35黏置于该导线架30的芯片座301上。该芯片接合件35可由与 芯片材料相同的伪芯片(Dummy Die),亦可利用与芯片热膨胀系数相 近的高分子聚合物等材料制作，而该导电胶31为如银胶(silver paste)，以通过具较佳黏结性的导电胶31，而提高该导线架30的芯片 座301与该芯片接合件35的结合。如图3C所示，提供具有多个焊垫320的芯片32，并通过不导电胶 36而将该芯片32黏置于该芯片接合件35上。该不导电胶36可为参杂 有二氧化硅(Si02)的环氧树脂，从而利用该伪芯片表面的钝化层 (passivation layer)提供较金属材料的芯片座更多的官能键，从而使 不导电胶36提供足够的黏性，以将芯片32有效黏着于该芯片接合件 35(伪芯片)上，避免发生脱层问题。如图3D所示，通过焊线33电性连接该芯片32的焊垫320及该导 线架30的导脚302，并形成包覆该芯片接合件35、芯片32、焊线33 及部分导线架30的封装胶体34。通过前述制法，本专利技术还提供一导线架式的半导体封装件，包括: 导线架30，具有芯片座301及布设于该芯片座301周围的多个导脚302; 芯片接合件35，通过导电胶31而黏置于该导线架30的芯片座301上; 芯片32，通过不导电胶36而黏置于该芯片接合件35上，且该芯片32 设有多个焊垫320;多条焊线33，电性连接该芯片32的焊垫320与该 导线架30的导脚302;以及封装胶体34，用以包覆该芯片接合件35、 芯片32、焊线33与部分的导线架30，且外露出该芯片座301及导脚 302底面。因此，本专利技术的导线架式的半导体封装件及其制法主要提供具有 芯片座及布设于该芯片座周围的多个导脚的导线架，通过如银胶的导 电胶将芯片接合件黏置于该导线架的芯片座上，再通过含如二氧化硅的填充料的不导电胶以将具有多个焊垫的芯片黏置于该本文档来自技高网...

【技术保护点】
一种导线架式的半导体封装件，包括：　导线架，具有芯片座及布设于该芯片座周围的多个导脚；　芯片接合件，通过导电胶而黏置于该导线架的芯片座上；　芯片，通过不导电胶而黏置于该芯片接合件上，且该芯片设有多个焊垫；　多条焊线，电性连接该芯片的焊垫与该导线架的导脚；以及　封装胶体，用以包覆该芯片接合件、芯片、焊线与部分的导线架。

【技术特征摘要】
1.一种导线架式的半导体封装件，包括导线架，具有芯片座及布设于该芯片座周围的多个导脚；芯片接合件，通过导电胶而黏置于该导线架的芯片座上；芯片，通过不导电胶而黏置于该芯片接合件上，且该芯片设有多个焊垫；多条焊线，电性连接该芯片的焊垫与该导线架的导脚；以及封装胶体，用以包覆该芯片接合件、芯片、焊线与部分的导线架。2. 根据权利要求1所述的导线架式的半导体封装件，其中，该导 电胶为银胶(silver paste)。3. 根据权利要求1所述的导线架式的半导体封装件，其中，该不 导电胶为参杂有二氧化硅(Si02)的环氧树脂。4. 根据权利要求1所述的导线架式的半导体封装件，其中，该芯 片接合件为伪芯片(dummy die)。5. 根据权利要求1所述的导线架式的半导体封装件，其中，该芯 片座及导脚底面外露出该封...

【专利技术属性】
技术研发人员：蔡岳颖，李义雄，江连成，萧景发，张永昌，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]