半导体存储装置制造方法及图纸

本发明专利技术的半导体存储装置具有：由多个存储单元构成的一个或多个单位块；第一读出放大器列，配置在多条位线的一端侧；第二读出放大器列，配置在多条位线的另一端侧；第一开关机构，切换多条位线的一端和第一读出放大器列之间的连接状态；第二开关机构，切换多条位线的另一端和第二读出放大器列之间的连接状态；第三开关机构，配置在多条位线的延伸方向的大致中央部，将多条位线切换成连接状态或断开状态；和刷新控制机构，在单位块的刷新动作时，作为多条位线断开的状态将单位块分割成第一区域和第二区域，选择字线属于第一区域时用第一开关机构和第一读出放大器列，选择字线属于第二区域时用第二开关机构和第二读出放大器列。

【技术实现步骤摘要】

本专利技术涉及执行用于保持存储单元阵列的数据的刷新动作的半导体存储装置，特别涉及使用开关机构适宜地切换控制位线的连接状态而进行刷新动作的半导体存储装置。
技术介绍
作为DRAM等半导体存储装置的一般性构成，可知有将存储单元阵列分成多个组、进而将各组分割配置成多个单位块的构成。在各个单位块中，由在多条字线和多条位线的交点形成的存储单元存储保持数据。在现有的DRAM中，例如在单位块的两侧配置有由多个读出放大器构成的读出放大器列。另外，还提出了一种在单位块和读出放大器列之间设有开关的构成(例如参照特开2004-103657号公报)。另一方面，为了保持DRAM中存储的数据，需要以预定的时间间隔执行刷新动作。刷新动作的控制如下进行在进行了单位块内的多条位线的预充电后，将作为刷新对象选择的字线激活，将从该选择字线上的存储单元经由位线读出的数据、用上述读出放大器列放大并再写入到存储单元中。对于携带用途的DRAM等，非常需要降低电力消耗，特别是充分控制待机时的自刷新动作的电流消耗成为课题。为此，人们希望能够在自刷新动作时降低DRAM的电流，并且延长自刷新的间隔。但是，由于在各个单位块中所包含的位本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于，具有：一个或多个单位块，由配置在存储单元阵列的、在多条字线和多条位线的交点形成的多个存储单元构成；第一读出放大器列，配置在上述多条位线的一端侧，包括经由属于上述单位块的上述多条位线、对上述存储单元的数据进行放大的多个读出放大器；第二读出放大器列，配置在上述多条位线的另一端侧，包括经由属于上述单位块的上述多条位线、对上述存储单元的数据进行放大的多个读出放大器；第一开关机构，对上述多条位线的一端和上述第一读出放大器列之间的连接状态进行切换；第二开关机构，对上述多条位线的另一端和上述第二读出放大器列之间的连接状态进行切换；第三开关机构，配置在上述多条位线的延伸方向的大...

【技术特征摘要】
JP 2005-3-31 2005-1043101.一种半导体存储装置，其特征在于，具有一个或多个单位块，由配置在存储单元阵列的、在多条字线和多条位线的交点形成的多个存储单元构成；第一读出放大器列，配置在上述多条位线的一端侧，包括经由属于上述单位块的上述多条位线、对上述存储单元的数据进行放大的多个读出放大器；第二读出放大器列，配置在上述多条位线的另一端侧，包括经由属于上述单位块的上述多条位线、对上述存储单元的数据进行放大的多个读出放大器；第一开关机构，对上述多条位线的一端和上述第一读出放大器列之间的连接状态进行切换；第二开关机构，对上述多条位线的另一端和上述第二读出放大器列之间的连接状态进行切换；第三开关机构，配置在上述多条位线的延伸方向的大致中央部，将上述多条位线切换成在其一端和另一端之间连接的状态或断开的状态的任何一种；和刷新控制机构，以如下方式进行控制在上述单位块的刷新动作时，作为由上述第三开关机构将上述多条位线断开的状态，将上述单位块分割成上述多条位线的一端侧的第一区域和上述多条位线的另一端侧的第二区域，当刷新对象的选择字线属于上述第一区域时，用上述第一开关机构和上述第一读出放大器列进行上述刷新动作，并且当上述选择字线属于上述第二区域时，用上述第二开关机构和上述第二读出放大器列进行上述刷新动作。2.根据权利要求1所述的半导体存储装置，其特征在于，上述刷新控制机构，以如下方式进行控制在进行了上述多条位线的预充电动作后，用上述第一或第二读出放大器列将上述多条位线按半数分成2个刷新周期，进行上述刷新动作。3.根据权利要求1所述的半导体存储装置，其特征在于，上述存储单元阵列，通过共有读出放大器方式构成，该共有读出放大器方式为夹着上述第一或第二读出放大器列而邻接的...

【专利技术属性】
技术研发人员：梶谷一彦，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]