用于形成氮化物膜的方法技术

公开了一种用于形成氮化物膜的方法。其中公开了使用垂直炉的等离子体辅助ALD方法，并且通过重复循环直到获得期望的膜厚度来执行该方法。该循环包括引入包含待被氮化的源的源气体、吸收、吹扫、引入氮化气体并且氮化该源，并且随后吹扫。相对于引入源气体期间的第一运载气体的流量，减少引入氮化气体期间的第二运载气体的流量。特别地，作为氮化气体的NH3气体与作为第二运载气体的N2气体的流量比为50∶3或更低。

【技术实现步骤摘要】

本专利技术涉及，并且更具体地涉及用于使用分批式垂直等离子体辅助ALD (原子层沉积)设备在半导体晶片上形成氮化物膜的方法，该半导体晶片具有形成在其上的高密度图案。
技术介绍
在半导体器件中，已经普遍使用难熔金属钨(W)作为在需要耐热的部分中的布线。此外，在具有多层布线结构的半导体器件中，形成中间层电介质膜以将每层布线彼此电绝缘，但使用通过CVD (化学气相沉积)エ艺形成的硅氧化物膜作为该中间层电介质膜。钨(W)很容易在形成硅氧化物膜期间的氧气气氛中氧化，并且因此产生的钨氧化物(WOx)具有比钨(W)更高的电阻率。因而，存在布线的电阻増加以及还有由于布线体积膨胀而使布线的粘合強度下降等等问题。为了避免上述问题，代替在形成W布线之后直接形成硅氧化物膜，而使用了这样的技木在该技术中W布线的暴露部分首先以作为抗氧化膜的硅氮化物膜覆盖，并且随后通过CVDエ艺在其上形成硅氧化物膜。为了形成如上所述的作为抗氧化膜的硅氮化物膜，使用低压CVDエ艺，其中使用 ニ氯甲硅烷(SiH2Cl2 下文中称为“DCS”)和氨气(NH3)作为源气体，在从630°C到680°C的温度范围内沉积硅氮化物膜。然而，通过CVDエ艺形成硅氮化物膜导致W布线表面的氮化。因此虽然被氮化的钨(WN)仍保持导电性，但与钨(W)相比，被氮化的钨的电阻值是大致10倍高，并且因此存在不能获得具有足够低的电阻的布线用于微布线的问题。关于这一点，JP 2008-112826A公开了，在形成钨(W)布线之后，使用由等离子体基团化的NH3以及DCS，在550°C或更低的温度下通过ALDエ艺沉积的硅氮化物膜覆盖W布线，使得可以防止钨(W)布线表面的氮化，并且因此允许防止布线电阻増加。此外，由于使用ALDエ艺的沉积具有更好的阶梯覆盖，该硅氮化物膜的沉积不限于形成用于钨(W)布线的抗氧化膜，并且可以有效地应用到形成用于高密度布线的侧壁 (例如，用于存储器单元晶体管的栅极布线)。对于这种等离子体辅助ALD硅氮化物膜エ艺，使用如图1所示的垂直ALD设备 100。这种分批式垂直炉配置为使得半导体晶片中的每ー个按预定的间距以多级方式支撑在各自的石英晶片舟101中，并且随后包含在圆柱状垂直处理容器102中。在沉积期间，晶片舟101可以按预定的旋转速度由旋转机构103全面地旋转。加热机构104安装在圆柱状垂直处理容器(例如，石英腔)102的外部圆周上，并且以预定的温度加热处理容器102的内部。设备100包括流路Fl和流路F2，通过流路Fl源气体可以直接供应进处理容器102， 通过流路F2源气体可以经由等离子体空间105供应进处理容器，等离子体空间105位于用CN 102543692 A于将源气体基团化的RF电极106之间。DCS气体从流路Fl直接供应进处理容器102，而待基团化的NH3气体沿流路F2引入至等离子体空间105，并且随后引入进处理容器102。替代地，DCS气体也可以沿流路F2不施加任何RF功率地通过等离子体空间105供应进反应容器102。用于供应源气体的流路中的每一个提供有称为“气体喷射器”的微孔(未示出)， 以将源气体最终供应到每一级中的半导体晶片上。另外，处理容器的排气口 107连接到排气泵(未示出)，以便可以调节沉积空间的压力并且可以放出废气。通过重复循环直到获得期望的膜厚度，来执行根据ALD工艺的硅氮化物膜沉积， 其中该循环包括如下步骤首先将包含作为硅源的DCS的沉积气体供应进处理容器，使得硅源可以被吸收；吹扫未被吸收的DCS ；将包含由等离子体基团化的氨气的氮化气体供应进处理容器，使得已吸收的DCS可以被分解和被氮化；并且随后吹扫。当使用如上所述的分批式垂直炉时，调整每一个源气体的流量等等，以在高度方向上均勻供应。虽然作为硅源的DCS均勻的供应到炉内，但即使供应量相等，作为氮化气体的氨气在处理容器内的底部和顶部之间的基团化程度不同。这个问题由如下原因造成当使作为源气体的氨气与作为运载气体的氮气(N2)混合并引入进流路时，如图2A所示，尽管在反应容器内的底部和顶部之间的气体供应量是相等的，如图2B所示，对于通过位于RF电极 106之间的空间105的氨气来说，在炉内底部中的RF施加时间是缩短的，使得氨气没有被充分地基团化就被引入进反应空间。氨气的等离子体处理时间的减少导致N基团的产量减少。由于在底部的N基团减少，到达晶片的中央部分的N基团量减少，并且因此DCS不充分地被氮化。这导致晶片中央部分的氮化物膜厚度减小。具体地说，由于随着图案的表面面积变得更大，将消耗更大量的基团，并且因此晶片中央部分的膜厚度很容易减小(下文中， 称为“膜减薄现象”)，(由于负载效应)引起晶片表面中的膜厚度的均勻性下降的问题。此外，晶片的直径越大，越容易导致负载效应。为了解决这个问题，考虑不将晶片放置在底部的舟上而宁愿引起产率下降问题的技术。
技术实现思路
由于彻底研究用于在使用分批式垂直炉的等离子体辅助ALD工艺中防止由于负载效应导致在炉底部中晶片上的膜厚度均勻性下降的解决方案，专利技术人已经发现，通过在引入DCS气体和引入氨气之间改变运载气体的流量，可以抑制负载效应的影响。具体地，根据本专利技术的一个实施例，提供了一种用于通过使用分批式垂直炉的ALD 工艺形成氮化物膜的方法，其中分批式垂直炉包括舟，配置为允许半导体晶片以多级方式放置在反应容器中；等离子体空间，位于沿反应容器侧表面放置的RF电极之间；以及供应口，配置为将气体从等离子体空间大致均勻地供应到在反应容器内在每一级的半导体晶片上，其中所述方法通过重复循环直到获得期望的膜厚度来执行，该循环包括-将包含待被氮化的源的源气体以及第一运载气体供应到每一级中的半导体晶片上，使得该源被吸收在半导体晶片的表面上；-吹扫源气体未被吸收的部分；-从等离子体空间的底部到顶部引入氮化气体以及第二运载气体，从而生成基团，并且随后将含有生成的基团的气体供应到每ー级的半导体晶片上，以氮化吸收的源；并且-吹扫氮化气体；其中与氮化气体一同供应的第二运载气体的量少于与源气体一同供应的第一运载气体的量。具体地，在根据本专利技术的方法中，氨气可以用作氮化气体，氮气可以用作第二运载气体，并且在引入氮化气体期间，第二运载气体的量可以设定在氮化气体与第二运载气体的流量比为50 3或更低。根据本专利技术，在炉底部也可以获得足够的基团产量，并且因此提供了对于在晶片中央部分由于负载效应造成的膜减薄现象的改善。附图说明从下面结合附图对特定优选实施例的描述中，本专利技术的上述特征和优点将更加显而易见，在附图中图1是示出了分批式垂直等离子体辅助ALD设备的示例的示意图；图2A和2B是示出了本专利技术要解决的问题的概念图；图3是示出了根据本专利技术实施例的待形成的氮化物膜的示例的示意性横截面视图；图4示出了根据运载气体流量，在中央部分和外围部分之间的膜厚度差；图5是示出了根据现有技术在晶片中央部分上的膜减薄现象的SEM摄影图像；图6是示出了根据本专利技术在晶片中央部分上的膜减薄现象得到改善的SEM摄影图像；以及图7示出了根据运载气体流量差，对于从最低级起的每ー级编号，在中央部分和外围部分之间厚度差。具体实施例方式现在将參考说明性实施例在此描述本专利技术。本领域技术人员将认识到，使用本专利技术的教导可以完成许多替代实本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：藤井干，松永正信，山本和弥，梅泽好太，
申请(专利权)人：尔必达存储器株式会社，东京毅力科创株式会社，
类型：发明
国别省市：