成膜方法、成膜装置制造方法及图纸

本发明专利技术涉及成膜含有氧化锆膜的电介质膜的方法，该方法具有：供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上成膜氧化锆膜的工序；供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在上述氧化锆膜上成膜氧化钛膜的工序。

【技术实现步骤摘要】

本专利技术涉及在半导体晶片等被处理基板上成膜包含氧化锆(ZrO2)膜的电介质膜的成膜方法和成膜装置以及存储介质。
技术介绍
最近，根据大规模集成电路(LSI)的高集成化、高速化的要求，构成LSI的半导体 元件的设计规则(design rule)日益微细化。与之相随，要求提高用于动态随机存取存储器(DRAM)的电容器的容量，并要求提高用于其中的电介质膜的介电常数。作为用于这种DRAM的电容器中的高介电常数的电介质膜，研究了氧化锆(ZrO2)膜。作为成膜氧化锆膜的方法，已知有一种原子层沉积(ALD)工艺，其使用例如四(乙基甲基氨基)锆(TEMAZ)作为原料气体(前体)，使用例如O3气体作为氧化剂，将它们交替地供给。然而，单独应用氧化锆膜作为DRAM电容器的电介质膜时，难以使作为下一代的DRAM的电介质膜所要求的高介电常数化和低泄漏电流化得到兼顾。与此相对，以往，通过使用ZrO2膜和TiO2膜等含有Ti的金属氧化物膜的2层结构的膜作为电介质膜的电容器，可以达成高介电常数化和低泄漏电流化。
技术实现思路
_9] 专利技术要解决的问题然而，由于氧化锆膜是容易引起氧缺损的膜，即使单纯使用ZrO2膜与TiO2膜等含有Ti的金属氧化物膜的2层结构的电介质膜，也不容易使高介电常数化和低泄漏电流化达到目标水平。本专利技术是鉴于上述情况而做出的，其目的是提供包含氧化锆膜的电介质膜的成膜方法和成膜装置，该电介质膜能够兼顾DRAM电容器的电介质膜所要求的高介电常数化和低泄漏电流化。此外，本专利技术的目的是提供存储有执行这种成膜方法的程序的存储介质。用于解决问题的方案为了解决上述课题，在本专利技术的第一个方面中，提供一种成膜方法，其特征在于，其是包含氧化锆膜的电介质膜的成膜方法，该成膜方法具有供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上形成氧化锆膜的工序；供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在上述氧化锆膜上形成氧化钛膜的工序。在本专利技术的第二个方面中，提供一种成膜装置，其特征在于，其是成膜包含氧化锆膜的电介质膜的成膜装置，该装置具备可保持真空的立式的呈筒体状的处理容器，将被处理基板以保持多段的状态保持在上述处理容器内的保持部件，设置在上述处理容器的外周的加热装置，将锆原料供给到上述处理容器内的锆原料供给机构，将钛原料供给到上述处理容器内的钛原料供给机构，将氧化剂供给到上述处理容器内的氧化剂供给机构，以及控制上述锆原料供给机构、上述钛原料供给机构和上述氧化剂供给机构的控制机构，所述控制机构进行控制以进行如下工序将在结构中含有环戊二烯基环的锆化合物作为锆原料供给上述处理容器内，并供给氧化剂，在被处理基板上形成氧化锆膜的工序；将在结构中含有环戊二烯基环的钛化合物作为钛原料供给上述处理容器内，并供给氧化剂，在上述氧化锆膜上形成氧化钛膜的工 序。在本专利技术的第三个方面中，提供了一种存储介质，其特征在于，其是存储有在计算机上运行的、用于控制成膜装置的程序的存储介质，所述程序在执行时使计算机控制所述成膜装置，以进行上述第一个方面的成膜方法。附图说明图I所示为适用于本专利技术的成膜方法的成膜装置的一个例子的纵向剖面图。图2所示为适用于本专利技术的成膜方法的成膜装置的一个例子的横向剖面图。图3所示为本专利技术的一个实施方式的成膜方法的流程图。图4所示为本专利技术的一个实施方式的成膜方法的氧化锆膜成膜中气体供给的时间安排的时间图。图5所示为本专利技术的一个实施方式的成膜方法的氧化钛膜成膜中气体供给的时间安排的时间图。图6为说明使用在结构中含有环戊二烯基环的锆化合物形成ZrO2膜时的锆化合物的分子状态的模式图。图7所示为使用作为Zr源的Cp系锆化合物CPDTMZ和非Cp系锆化合物TEMAZ成膜ZrO2膜时的杂质浓度的图。图8所示为在内部深槽芯片(de印trench chip)上分别使用CPDTMZ和TEMAZ形成ZrO2膜时的阶梯覆盖率(step coverage)的扫描型电子显微镜(SEM)照片。图9所示为使用TEMAZ作为Zr源成膜的ZrO2膜与使用CPDTMZ作为Zr源成膜的ZrO2膜的密度比较图。图10所示为分别使用CPDTMZ和TEMAZ成膜的膜的利用Hg探针测得的泄漏特性的图。图11所示为分别使用CPDTMZ和TEMAZ成膜的膜的EOT与泄漏电流的关系图。图12所示为分别使用MCPDTMT和TIPT作为Ti源成膜的TiO2膜的杂质浓度的图。图13所示为用于把握分别使用MCPDTMT和TIPT作为Ti源成膜的TiO2膜的阶梯覆盖率的扫描型电子显微镜(SEM)照片。图14所示为分别使用MCPDTMT作为Ti源形成的TiO2膜和使用TIPT形成的TiO2膜在刚沉积(as depo)的状态下的X射线衍射谱图。图15所示为使用TIPT作为Ti源成膜的TiO2膜和使用MCPDTMT成膜的TiO2膜的膜厚变化(膜收缩)的图。图16所示为，对于使用CPDTMZ在TiN膜上形成ZrO2膜的样品和使用MCPDTMT在该ZrO2膜上分别以lnm、3nm、5nm的目标膜厚形成TiO2膜的样品,通过二次离子质谱分析法调查深度方向的Ti02、H、C的分布的结果图。图17为，对于使用ZrO2膜单膜作为电介质膜、使用TiN膜作为上下电极的MM平板电容器样品，以及使用本专利技术的ZrO2-TiO2两层膜作为电介质膜、使用TiN膜作为上下电极的MIM平板电容器样品，以EOT为横轴、以泄漏电流值为纵轴的曲线图。图18为，对于使用ZrO2膜单膜作为电介质膜、使用TiN膜作为上下电极的MM平板电容器样品，以及使用本专利技术的ZrO2-TiO2两层膜作为电介质膜、使用TiN膜作为上下电极的MIM平板电容器样品，以ZrO2膜为横轴、以EOT和泄漏电流值为纵轴的曲线图。 具体实施例方式以下参照附图来详细说明本专利技术的实施方式。<适用于本专利技术的成膜方法的成膜装置的一个例子>图I所示为适用于本专利技术的成膜方法的成膜装置的一个例子的纵向剖面图，图2所示为图I的成膜装置的横向剖面图。其中，在图2中，省略了加热装置。成膜装置100具有下端开口的有顶棚的圆筒体状的处理容器I。该处理容器I的全体例如由石英形成，该处理容器I内的顶棚上设置石英制的顶棚板2来密封。另外，例如由不锈钢成型为圆筒体状的歧管3经由O形圈等密封部件4连接于该处理容器I的下端开口部。上述歧管3支撑处理容器I的下端，石英制的晶舟5可从该歧管3的下方插入到处理容器I内，所述晶舟5可以多段载置作为被处理体的多个例如50 100个半导体晶片(以下简称为晶片)W。该晶舟5具有3根支柱6 (参照图2)，通过在支柱6上形成的沟，可支撑多个晶片W。该晶舟5经由石英制的保温筒7载置在工作台8上，该工作台8被支撑在旋转轴10上，该旋转轴10贯通开闭歧管3的下端开口部例如不锈钢制的盖部9。而且，在该旋转轴10的贯通部上设置有例如磁性流体密封11，其在气密密封旋转轴10的同时可旋转地支撑旋转轴10。另外，盖部9的周边部与歧管3的下端部之间插入有例如由O形圈构成的密封部件12，由此，保持处理容器I内的密封性。上述旋转轴10安装在例如船式升降机等升降机构(未图示)所支撑的臂13的前端，可一体地升降晶舟5和盖部9等，使其在处理容器I内本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.25 JP 2011-0688551.一种成膜方法，其特征在于，其是成膜包含氧化锆膜的电介质膜的方法，该成膜方法具有: 供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上形成氧化锆膜的成膜工序； 供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在所述氧化锆膜上形成氧化钛膜的成膜工序。2.根据权利要求I所述的成膜方法，其特征在于，成膜所述氧化锆膜的工序通过在处 理容器内交替地多次供给所述由在结构中含有环戊二烯基环的锆化合物构成的锆原料和所述氧化剂来实施， 成膜所述氧化钛膜的工序是在所述氧化锆膜的成膜之后通过在所述处理容器内交替地多次供给所述由在结构中含有环戊二烯基环的钛化合物构成的钛原料和所述氧化剂来实施的。3.根据权利要求2所述的成膜方法，其特征在于， 所述由在结构中含有环戊二烯基环的锆化合物构成的锆原料的供给与所述氧化剂的供给隔着排出所述处理容器内的气体的工序反复进行， 所述由在结构中含有环戊二烯基环的钛化合物构成的钛原料的供给和所述氧化剂的供给隔着排出所述处理容器内的气体的工序反复进行。4.根据权利要求I所述的成膜的方法，其特征在于，在结构中含有环戊二烯基环的锆化合物是环戊二烯基 三(二甲基氨基)合锆或甲基环戊二烯基 三(二甲基氨基)合锆。5.根据权利要求I所述的成膜方法...

【专利技术属性】
技术研发人员：两角友一朗，菅原卓也，秋山浩二，菱屋晋吾，广田俊幸，清村贵利，
申请(专利权)人：尔必达存储器株式会社，东京毅力科创株式会社，
类型：发明
国别省市：