半导体存储器制造技术

在刷新操作之后，字控制电路保持在每个存储块中对应刷新地址而选择的字线选择信号线的选择状态。另外，字控制电路响应存取请求，仅去除选择根据对应该存取请求的外部地址所选择的存储块的字线选择信号线。在各个存储块中，由于在接收存取请求之前没有将选择过一次的字线选择信号线去除选择，因此，可以降低字线选择信号线的去除选择和选择的频率。其结果是，可以减少字线选择信号线的充放电电流，从而可以削减半导体存储器的电流消耗。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及自动执行存储单元的刷新的半导体存储器。
技术介绍
对于具有自刷新模式的DRAM，给在DRAM内生成的刷新地址的低阶位和高阶位分别分配存储块和字线，在自刷新模式中，通过降低地址的预译码信号的复位频率来削减电能消耗，这种技术是公知的(例如专利文献1)。另一方面，近年来开发了被称作虚拟SRAM(Pseudo-SRAM)的半导体存储器。虚拟SRAM具有DRAM的存储单元(动态存储器单元)，通过在内部自动执行存储单元的刷新操作而作为SRAM来进行工作。用于虚拟SRAM的动态存储单元面积较小。因此，可以降低位成本，从而能够开发大容量的虚拟SRAM。专利文献1日本专利文献特开平9-161477号公报。
技术实现思路
在DRAM中，禁止在自刷新模式过程中接收存取请求。因此，在自刷新模式过程中发生的存储单元的存取仅是刷新操作。由于刷新地址是顺序增量或减量的，因此，接下来要被存取(刷新)的存储单元的地址是已知的。而在虚拟SRAM中，由于在待机期间也会接收存取请求，因此，在接收外部地址之前不知道接下来要被存取的存储单元的地址。从而记载在上述文献中的、在没有发生存取请求的条件下进行操作的技术不本文档来自技高网...

【技术保护点】
一种半导体存储器，其特征在于，包括：多个存储块，分别具有多个存储单元和与存储单元连接的多条字线；多个字线组，分别形成在所述存储块上，并包括预定数量的字线；刷新请求发生电路，以预定周期发生用于刷新存储单元的刷新请求；　 　刷新地址发生电路，响应所述刷新请求来顺次生成刷新地址，该刷新地址表示与要刷新的存储单元连接的字线；第一字译码器，对应所述字线组而分别形成，为了根据所述刷新地址或者外部地址来选择所述字线组内的某条字线，对字线选择信号线进行选择； 第二字译码器，分别对应所述字线而形成，并响应所述字线选择信号线的选择，根据所述刷新地...

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储器，其特征在于，包括多个存储块，分别具有多个存储单元和与存储单元连接的多条字线；多个字线组，分别形成在所述存储块上，并包括预定数量的字线；刷新请求发生电路，以预定周期发生用于刷新存储单元的刷新请求；刷新地址发生电路，响应所述刷新请求来顺次生成刷新地址，该刷新地址表示与要刷新的存储单元连接的字线；第一字译码器，对应所述字线组而分别形成，为了根据所述刷新地址或者外部地址来选择所述字线组内的某条字线，对字线选择信号线进行选择；第二字译码器，分别对应所述字线而形成，并响应所述字线选择信号线的选择，根据所述刷新地址或外部地址来选择所述字线组内的某条字线；字控制电路，在刷新操作之后保持在每个所述存储块中对应所述刷新地址而选择的字线选择信号线的选择状态，并且响应存取请求而仅去除选择对应该存取请求的所述外部地址所表示的存储块的字线选择信号线；其中，为了选择所述存储块而分配所述刷新地址生成电路所生成的所述刷新地址的最低位的至少一位。2.如权利要求1所述的半导体存储器，其特征在于，所述字控制电路包括复位禁止控制电路，响应所述刷新请求来激活复位禁止信号(复位禁止状态)，并响应所述存取请求来使所述复位禁止信号去除激活(复位允许状态)；和块复位控制电路，形成在每个所述存储块中，并响应所述复位禁止信号的去除激活而向所述第一字译码器输出块复位信号，该块复位信号用于去除选择在对应所述存储请求的外部地址所表示的存储块内所选择的字线选择信号线。3.如权利要求2所述的半导体存储器，其特征在于，在响应存取请求而执行存取操作的存储块中，在为了刷新而持续选择所述字线选择信号线的第一字译码器去除选择了该字线选择信号线之后，根据所述外部地址而选择的第一字译码器响应所述块复位信号来选择字线选择信号线。4.如权利要求2所述的半导体存储器，其特征在于，具有响应一次存取请求来连续执行读出操作或写入操作的猝发存取功能，所述复位禁止控制电路具有在所述猝发存取过程中屏蔽所述复位禁止信号的激活的激活屏蔽电路。5.如权利要求2所述的半导体存储器，其特征在于，在刷新操作中，根据所述刷新地址，首先顺次切换执行所述存储块，其次顺次切换执行所述字线的选择地址，然后顺次切换执行所述字线组，在所述存储块的刷新操作执行完一遍的期间内，并在所述字线组切换之前，所述复位禁止控制电路将所述复位禁止信号去除激活。6.如权利要求2所述的半导体存储器，其特征在于，所述复位禁止控制电路包括入口生成电路，在没有接收所述存取请求的期间，与表示刷新操作开始的定时信号同步地生成入口信号；和触发器，与所述入口信号同步地激活所述复位禁止信号，与所述存取请求同步地使所述复位禁止信号去除激活。7.如权利要求2所述的半导体存储器，其特征在于，所述复位禁止控制电路在半导体存储器接通电源时，为了去除选择所述字线选择信号线而使所述复位禁止信号去除激活。8.如权利要求2所述的半导体存储器，其特征在于，所述复位禁止控制电路包括入口生成电路，使用其中部分信号不同步的多个定时信号来生成响应所述刷新请求的所述入口信号；和触发器，由具有预定阈值电压的晶体管构成，与所述入口信号同步地激活所述复位禁止信号，与所述存取请求同步地使所述复位禁止信号去除激活；其中，在所述触发器内，从所述入口信号来激活所述复位禁止信号、并将存在于反馈至输入的信号路径中的晶体管中的至少某一个晶体管的阈值电压(绝对值)设定得比其他晶体管的阈值电压(绝对值)低。9.如权利要求2所述的半导体存储器，其特征在于，具有根据存储体地址来进行选择的、并相互独立操作的多个存储体...

【专利技术属性】
技术研发人员：森郁，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[]