包含至少一个输入缓冲器的集成电路元件制造技术

本发明专利技术是有关于一种用于集成电路元件的高速低功率输入缓冲器，其中输入电压（ＶＩＮ）耦接到上拉和下拉晶体管。依据一具体实施例，在校准相位操作期间，且非在主动操作模式时，输入缓冲器使用一参考电压输入（ＶＲＦＦ）。当ＶＩＮ＝ＶＲＥＦ时，输入缓冲器提供了最大的直通电流，并且在所有其他ＶＩＮ电压下提供了较低的直通电流。所揭露的结合一输入缓冲器的集成电路元件中，两个（或更多）输入缓冲器可以用于每个元件的输入接脚。

【技术实现步骤摘要】

本专利技术涉及一种集成电路(IC)元件，尤其涉及一种用于集成电路元件的高速、低功率输入缓冲器，集成电路元件包括诸如动态随机记忆体(DRAM)，同步DRAM，同步静态随机记忆体(SRAM)之类的记忆体。
技术介绍
集成电路之间的信号发送通常是由使用多种信号发送协定中的一个来完成。大多数协定都指定一参考电压(VREF)。当输入电压(VIN)高于VREF准位一特定电压(Vih)时，输入电压的有效逻辑准位为“高”；当输入电压低于VREF准位一特定电压(Vil)时，输入电压的有效逻辑准位为“低”。用于高速记忆体界面应用的线脚系列终端逻辑(Stub Series-TerminatedLogic；SSTL)界面标准，也是使用这种协定的一个例子。故若能提供一输入缓冲器，其和传统电路设备相比，需要较弱的功率准位并同时显示出较高的操作速度，是相当有益的。
技术实现思路
本专利技术揭露了一种用于集成电路元件的高速、低功率的输入缓冲器，其中输入电压(VIN)耦接到上拉和下拉元件。依据本专利技术的输入缓冲器，在校准相位操作期间而非在主动操作模式时，使用一参考电压输入(VRFF)。当VIN＝VREF，本专利技术本文档来自技高网...

【技术保护点】
一种包括至少一输入缓冲器的集成电路元件，其特征在于其包括：一上拉元件，有效地耦接到一第一电压节点；一下拉元件，有效地耦接在该上拉元件和一第二电压节点之间，该上拉元件和该下拉元件电容性地连接到一输入电压信号；一具有引起 该输入电压信号和该上拉元件间的电压偏移的装置；一具有引起该输入电压信号和该下拉元件间的电压偏移的装置；以及在该上拉元件和该下拉元件中间的一输出节点。

【技术特征摘要】
US 2005-3-29 11/092,5061.一种包括至少一输入缓冲器的集成电路元件，其特征在于其包括一上拉元件，有效地耦接到一第一电压节点；一下拉元件，有效地耦接在该上拉元件和一第二电压节点之间，该上拉元件和该下拉元件电容性地连接到一输入电压信号；一具有引起该输入电压信号和该上拉元件间的电压偏移的装置；一具有引起该输入电压信号和该下拉元件间的电压偏移的装置；以及在该上拉元件和该下拉元件中间的一输出节点。2.根据权利要求1所述的集成电路元件，其特征在于其中所述的上拉元件和该下拉元件包括MOS晶体管。3.根据权利要求2所述的集成电路元件，其特征在于其中所述的上拉元件包括一P通道晶体管，且该下拉元件包括一N通道晶体管。4.根据权利要求1所述的集成电路元件，其特征在于其中所述的第一电压节点包括一电压源，且该第二电压节点包括一电路地。5.根据权利要求1所述的集成电路元件，其特征在于其中所述的下拉元件经由一第一开关元件有效地耦接到该第二电压节点，以响应一第一校准信号。6.根据权利要求5所述的集成电路元件，其特征在于其更包括一第二开关元件，用以选择性地将该输入电压信号供应于该上拉元件和该下拉元件，以回应一第二校准信号。7.根据权利要求6所述的集成电路元件，其特征在于其更包括一第三开关元件，用以选择性地将一参考电压信号供应于该上拉元件和该下拉元件，以回应一第三校准信号。8.根据权利要求7所述的集成电路元件，其特征在于其更包括一第四开关元件，用以选择性地将该输出节点耦接到该第二电压节点，以回应一第四校准信号。9.根据权利要求8所述的集成电路元件，其特征在于其进一步包括一电阻元件，将该第四开关元件耦接到该第二电压节点。10.根据权利要求8所述的集成电路元件，进一步包括一第五开关元件和一第六开关元件，用以选择性地将该参考电压信号耦接到该输出节点，以分别回应一第五校准信号和一第六校准信号。11.根据权利要求7所述的集成电路元件，其...

【专利技术属性】
技术研发人员：道格拉斯布莱恩巴特乐，
申请(专利权)人：茂德科技股份有限公司新加坡子公司，
类型：发明
国别省市：SG[新加坡]