一种三维存储器读出电路及读出方法技术

本发明专利技术提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明专利技术针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且适用范围广、读出正确率高。

Three dimensional memory readout circuit and readout method

The present invention provides a three-dimensional memory readout circuit and readout method, including: reading reference circuit generates a reference current reading reading can quickly distinguish the low resistance state cell current and read high resistance state cell current and sensitive amplifier. The read reference circuit comprises a reference unit, a bit line matching module, a word line matching module and a transmission door parasitic parameter matching module. The present invention for three-dimensional memory parasitic effect and leakage in the plane and in the vertical direction, introducing the bit line parasitic parameters, transmission gate leakage and parasitic parameters in the read reference current in the introduction, on the current mirror parasitic parameters in reading current, eliminating the false reading phenomenon, reduce the readout time and wide application range; and read the correct rate.

【技术实现步骤摘要】
一种三维存储器读出电路及读出方法
本专利技术涉及集成电路
，特别是涉及一种三维存储器读出电路及读出方法。
技术介绍
集成电路存储器被广泛应用于工业界和消费类电子产品，根据存储器能否掉电存储，又可被划分为易失存储器和非易失存储器。非易失存储器，包括闪存(flashmemory)、磁存储器(magnetoresistiverandom-accessmemory，MRAM)、阻变存储器(resistancerandom-accessmemory，RRAM)、相变存储器(phasechangememory，PCM)等。相变存储器是基于奥弗辛斯基在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，其工作原理是利用加工到纳米尺寸的相变材料在低阻态(晶态)与高阻态(非晶态)时不同的电阻状态来实现数据的存储。磁存储器和阻变存储器同样使用材料或器件在低阻态(lowresistancestate，LRS)与高阻态(highresistancestate，HRS)时不同的电阻状态来实现数据的存储。三维存储器，通过将存储单元三维地布置在衬底之上，相比于二维存储器，可以提高存储密度。其中，一种交叉堆叠(crosspoint)的三维存储结构被广泛应用于各非易失存储器。该结构中，字线和位线呈90度夹角，并层层堆叠，存储单元存在于各个交点。图1为交叉堆叠结构三维非易失存储器示意图。在交叉堆叠结构三维非易失存储器中，存储单元可由存储器件和选通管(Selector)组成。三维存储器不同于二维存储器，在二维存储器中寄生器件主要在平面方向，而在三维存储器中寄生器件同时存在于垂直方向和平面方向，三维存储器中寄生参数的个数和复杂性远远大于二维存储器；同时，三维存储器采用了新型的选通器件，需要增加不选位线和不选字线，三维存储器的偏置方法和二维存储器完全不一样，复杂性更高；此外，由于三维存储器独特的偏置方式会带来漏电流。非易失存储器中，数据的读出可通过测量电阻的大小来实现：通过钳位电路给存储单元施加一定电压，读取流过存储单元的相应电流，再与一个参考电流相比较，即可判断存储单元的状态。读电流会受到阵列中的寄生器件影响，导致读取时间变长。在以往的三维存储器和二维存储器设计中，参考电流往往采用恒定值。如图2所示，三维存储器进行读取操作时，灵敏放大器需要同时对阵列中垂直方向寄生器件、平面方向寄生器件和灵敏放大器中的寄生电容充电，之后电流才会稳定下来，而现有技术中的参考电流始终保持在介于读高阻态电流稳定值和读低阻态电流稳定值之间，在给寄生电容充电的这段时间就会产生伪读取现象，大大的制约了三维存储器的速度特性。影响三维存储器读出速度与正确率的因素包括但不限于以下几点：一、位线寄生参数。位线寄生参数包括与被选中位线连接的存储单元的寄生电容，与阵列中连接于同一根位线的字线个数有关。二、传输门寄生参数。传输门寄生参数包括传输门的寄生电阻和寄生电容，与存储阵列中连接于同一根全局位线的本地位线个数和连接于同一根本地位线的位线个数有关。三、灵敏放大器中电流镜的寄生参数。灵敏放大器中电流镜的寄生参数包括电流镜的寄生电容，与连接于同一个读参考电路的灵敏放大器个数有关。四、漏电。当存储单元两端电压为0，存储单元不选通；当存储单元两端电压为V，存储单元选通，V为存储单元进行读写操作时的位线电压；当存储单元两端电压为V/2时，存储单元半选通，此时选通管处于关断状态，但会有漏电流。漏电包括被选中位线上存储单元的漏电和被选中字线上存储单元的漏电。漏电的大小主要跟选通管的电学性能有关。若半选通存储单元的漏电较小(如<1pA)，可以忽略漏电的影响；若半选通存储单元的漏电较大(如>5pA)，漏电会导致误读取并影响读取速度。因此，如何改善上述读出时间过长，以及如何提高三维存储器的速度特性，实已成为本领域技术人员亟待解决的技术课题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种三维存储器读出电路及读出方法，用于解决现有技术中三维存储器读出电路读出时间过长的问题。为实现上述目的及其他相关目的，本专利技术提供一种三维存储器读出电路，所述三维存储器读出电路至少包括：三维存储单元阵列，包括至少一个三维存储单元子阵列以及与所述三维存储单元子阵列对应的多个灵敏放大器，所述三维存储单元阵列中各位线分别通过传输门与对应的灵敏放大器连接；所述灵敏放大器连接所述读参考电路及对应的存储单元，将读参考电流与被选中的存储单元中读出的电流相比较，以产生被选中的存储单元的读出电压信号；读参考电路，用于产生读参考电压或读参考电流，包括：参考单元、位线匹配模块、传输门寄生参数匹配模块以及第一钳位管；其中，所述参考单元连接于参考字线与参考位线之间，用于提供参考电阻值；所述位线匹配模块连接于所述参考位线与不选字线之间，用于提供位线寄生参数和漏电，以匹配所述三维存储单元阵列中的位线寄生参数和位线上存储单元的漏电；所述传输门寄生参数匹配模块连接于所述参考位线与所述第一钳位管的源端之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的传输门寄生参数；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。优选地，所述三维存储器读出电路还包括：连接于所述参考字线与不选位线之间的字线匹配模块，用于提供字线上的漏电以匹配所述三维存储单元阵列中字线上存储单元的漏电；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电、所述字线匹配模块提供的漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。更优选地，所述字线匹配模块包括(a-1)个并联的存储单元，其中a为所述三维存储单元阵列中连接于同一根字线的位线个数。优选地，所述参考单元包括参考电阻和选通管，其中，所述选通管的一端接所述参考字线、一端连接所述参考电阻的一端；所述参考电阻的另一端连接所述参考位线。更优选地，所述参考电阻的阻值设在低阻态电阻最高值和高阻态电阻最低值之间。更优选地，所述选通管与存储单元中的选通管为同一类型。优选地，所述位线匹配模块包括(n-1)个并联的存储单元，其中n为所述三维存储单元阵列中连接于同一根位线的字线个数。优选地，所述传输门寄生参数匹配模块包括第一传输门、第二传输门、本地传输门寄生参数匹配单元及全局传输门寄生参数匹配单元；所述第一传输门及所述第二传输门串联于所述参考位线及所述第一钳位管的源端之间，所述第一传输门与所述第二传输门之间的连线作为本地参考位线，所述第二传输门与所述第一钳位管之间的连线作为全局参考位线；所述本地传输门寄生参数匹配单元连接于所述本地参考位线和不选位线之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的本地传输门寄生参数；所述全局传输门寄生参数匹配单元连接于所述全局参考位线与地之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的全局传输门寄生参数。更优选地，所述本地传输门寄生参数匹配单元包括(m-1)个并联的第三传输门，其中m为所述三维存储单元阵列中连接于同一根本地位线的位线个数；各第三传输门的结构、尺寸与所述读参考电路中的第一传输门和所述三维存储单元阵列中的各本地传输门本文档来自技高网...

【技术保护点】
一种三维存储器读出电路，其特征在于，所述三维存储器读出电路至少包括：三维存储单元阵列，包括至少一个三维存储单元子阵列以及与所述三维存储单元子阵列对应的多个灵敏放大器，所述三维存储单元阵列中各位线分别通过传输门与对应的灵敏放大器连接；所述灵敏放大器连接所述读参考电路及对应的存储单元，将读参考电流与被选中的存储单元中读出的电流相比较，以产生被选中的存储单元的读出电压信号；读参考电路，用于产生读参考电压或读参考电流，包括：参考单元、位线匹配模块、传输门寄生参数匹配模块以及第一钳位管；其中，所述参考单元连接于参考字线与参考位线之间，用于提供参考电阻值；所述位线匹配模块连接于所述参考位线与不选字线之间，用于提供位线寄生参数和漏电，以匹配所述三维存储单元阵列中的位线寄生参数和位线上存储单元的漏电；所述传输门寄生参数匹配模块连接于所述参考位线与所述第一钳位管的源端之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的传输门寄生参数；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。

【技术特征摘要】
1.一种三维存储器读出电路，其特征在于，所述三维存储器读出电路至少包括：三维存储单元阵列，包括至少一个三维存储单元子阵列以及与所述三维存储单元子阵列对应的多个灵敏放大器，所述三维存储单元阵列中各位线分别通过传输门与对应的灵敏放大器连接；所述灵敏放大器连接所述读参考电路及对应的存储单元，将读参考电流与被选中的存储单元中读出的电流相比较，以产生被选中的存储单元的读出电压信号；读参考电路，用于产生读参考电压或读参考电流，包括：参考单元、位线匹配模块、传输门寄生参数匹配模块以及第一钳位管；其中，所述参考单元连接于参考字线与参考位线之间，用于提供参考电阻值；所述位线匹配模块连接于所述参考位线与不选字线之间，用于提供位线寄生参数和漏电，以匹配所述三维存储单元阵列中的位线寄生参数和位线上存储单元的漏电；所述传输门寄生参数匹配模块连接于所述参考位线与所述第一钳位管的源端之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的传输门寄生参数；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。2.根据权利要求1所述的三维存储器读出电路，其特征在于：所述三维存储器读出电路还包括：连接于所述参考字线与不选位线之间的字线匹配模块，用于提供字线上的漏电以匹配所述三维存储单元阵列中字线上存储单元的漏电；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电、所述字线匹配模块提供的漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。3.根据权利要求2所述的三维存储器读出电路，其特征在于：所述字线匹配模块包括(a-1)个并联的存储单元，其中a为所述三维存储单元阵列中连接于同一根字线的位线个数。4.根据权利要求1所述的三维存储器读出电路，其特征在于：所述参考单元包括参考电阻和选通管，其中，所述选通管的一端接所述参考字线、一端连接所述参考电阻的一端；所述参考电阻的另一端连接所述参考位线。5.根据权利要求4所述的三维存储器读出电路，其特征在于：所述参考电阻的阻值设在低阻态电阻最高值和高阻态电阻最低值之间。6.根据权利要求4所述的三维存储器读出电路，其特征在于：所述选通管与存储单元中的选通管为同一类型。7.根据权利要求1所述的三维存储器读出电路，其特征在于：所述位线匹配模块包括(n-1)个并联的存储单元，其中n为所述三维存储单元阵列中连接于同一根位线的字线个数。8.根据权利要求1所述的三维存储器读出电路，其特征在于：所述传输门寄生参数匹配模块包括第一传输门、第二传输门、本地传输门寄生参数匹配单元及全局传输门寄生参数匹配单元；所述第一传输门及所述第二传输门串联于所述参考位线及所述第一钳位管的源端之间，所述第一传输门与所述第二传输门之间的连线作为本地参考位线，所述第二传输门与所述第一钳位管之间的连线作为全局参考位线；所述本地传输门寄生参数匹配单元连接于所述本地参考位线和不选位线之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的本地传输门寄生参数；所述全局传输门寄生参数匹配单元连接于所述全局参考位线与地之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的全局传输门寄生参数。9.根据权利要求8所述的三维存储器读出电路，其特征在于：所述本地传输门寄生参数匹配单元包括(m-1)个并联的第三传输门，其中m为所述三维存储单元阵列中连接于同一根本地位线的位线个数；各第三传输门的结构、尺寸与所述读参考电路中的第一传输门和所述三维存储单元阵列中的各本地传输门相同；各第三传输门的一端连接所述本地参考位线、另一端接所述不选位线、控制端接地。10.根据权利要求8所述的三维存储器读出电路，其特征在于：所述全局传输门寄生参数匹配单元包括(c-1)个并联的第四传输门，其中c为所述三维存储单元阵列中连接于同一根全局位线的本地位线个数；各第四传输门的结构、尺寸与所述读参考电路中的第二传输门和所述三维存储单元阵列中的各全局传输门相同；各第四传输门的一端连接所述全局参考位线、另一端接地、控制端接地。11.根据权利要求1所述的三维存储器读出电路，其特征在于...

【专利技术属性】
技术研发人员：雷宇，陈后鹏，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海,31