合并来自多个源的集成电路设计的方法技术

本发明专利技术公开了一种方法，其中第一方提供第一集成电路的第一设计给具有第二集成电路的第二设计的第二方，其中第一设计应被集成在第二设计内。该方法提供保护第一方的第一设计的知识产权和第二方的第二设计的知识产权免受另一方侵犯并确保能够实现第一设计和第二设计的集成的机制。具体地，第一设计的物理布局和电特性的外围接口信息由第一方提供给第二方。第二设计的物理布局和电特性的外围接口信息又由第二方提供给第一方。第一方使来自第一设计的外围接口信息与第二方提供的外围接口信息匹配以验证合并第一设计与第二设计的兼容性。如果存在匹配，则掩模制造者被告知基于由第一方和第二方提供的第一设计和第二设计的合并设计产生一个或多个掩模。

【技术实现步骤摘要】

本专利技术涉及合并集成电路的多个设计从而代表该多个设计的合并设计的方法，其中该多个设计来自多个源，并且来自每个源的设计的知识产权得到保护。
技术介绍
集成电路设计和制作在本领域中是众所周知的。在设计集成电路时，设计者通常以软件产生集成电路的设计。软件形式的设计考虑到对最终形成的集成电路的电和工艺(掩模层)接口要求。此外，一旦设计完成，该设计可以被传递给掩模制造者，该掩模制造者将制造将被用于制作集成电路的一个或多个掩模。由于集成电路的设计变得更加复杂，所以对于集成电路的设计者来说常常更容易且成本更低的是，仅仅设计集成电路的一部分并且从其他源“购买”或者以别的方式获得设计的其他部分的权利。这种理论类似于“为什么要重复专利技术轮子”的理论。因此，新颖的集成电路的设计者可以选择仅设计专有的而且新颖的第一部分，而许可或获得在行业中已经被广泛使用的第二部分的权利。对于第二部分的设计者来说，问题变为如何保护该第二部分内的知识产权，以便该设计可以被“许可”或者以别的方式被转让以获得报酬，而不必担心该设计随后将被“泄密”给公众。尽管第二部分的设计可能最终被结合到产品中，而且从理论角度来看可以对该第二部分进行“逆向工程”，但是一旦该第二部分为产品的形式，对该第二部分进行逆向工程的经济挑战就使逆向工程的任务变得远远不可能。当设计仍是软件形式时，存在于第二部分内的知识产权丢失或以别的方式被盗取的风险更大。当然，对于集成电路的第一部分的设计而言，这个问题是相反的，因为设计者不希望公开第一部分(除了必需构造必要的掩模以制作集成电路管芯)。在现有技术中已知的是，产生掩模布局，并且然后在由一方传送给另一方时阻挡掩模的部分以便与掩模面接。
技术实现思路
因此，在本专利技术中公开了一种用于合并来自第一源与第二源的集成电路的设计以促进集成电路的合并设计的制作的方法。第一集成电路的物理布局和电特性的外围接口信息从第一源提供给第二源。第二集成电路的物理布局和电特性的外围接口信息从第二源提供给第一源。使来自第一源的外围接口信息与来自第二源的外围接口信息匹配，以验证合并第一集成电路和第二集成电路的兼容性。在验证了匹配时，构造用于集成电路的一个或多个掩模，该集成电路具有代表第一集成电路和第二集成电路的设计的合并的设计，这种集成电路另外被称为嵌入式集成电路。附图说明图1为将集成电路的一个设计合并到集成电路的另一个设计中以形成嵌入式集成电路的合并设计的平面图。图2为将集成电路的一个设计合并到集成电路的另一个设计中以形成嵌入式集成电路的合并设计的透视图。图3为使来自一个设计者的外围接口信息与来自另一个设计者的外围接口信息匹配以验证两个设计的合并的兼容性的平面图。图4为本专利技术方法的一个实施例的流程图。图5为两个集成电路设计的设计者之间、到掩模部门、以及随后返回到集成电路设计的原始设计者以便验证的数据库信息流的图示。具体实施例方式参考图1和2，分别示出了将例如来自Silicon StorageTechnology，Inc.of Sunnyvale，California的非易失性存储单元阵列的集成电路的一个设计10合并到例如微控制器的集成电路的另一个设计20中以形成具有用于存储程序代码和/或数据的嵌入式非易失性存储单元阵列的集成电路的合并设计的平面图和透视图。应注意的是，利用本专利技术方法，本专利技术适用于将任何类型的集成电路与执行任何类型的功能的另一种集成电路(包括但不限于存储器电路、逻辑电路、控制器电路、或者甚至模拟电路)合并以形成合并或嵌入式集成电路。如前所述，设计10和20的各设计者都希望向另一设计者隐瞒其专有设计。然而问题在于，设计10和20中的每一个都必须以与另一个设计20或10兼容的方式被合并，视情况而定，使得合成设计可以作为单一的集成电路装置或者嵌入式集成电路或者嵌入式IC起作用。本专利技术提供前述问题的解决方案。具体而言，在设计10或20期间，视情况而定，外围环12或22被添加到设计10或20中。在本专利技术的优选实施例中，尽管可以理解，只要当设计10和20被合并时，外围环之一、例如较大的环22严密地外接另一个环、例如较小的环12，环12和22中的每一个就都可以是任何形状、例如任何类型的多边形，但外围环12和22基本上成矩形形状。因此，视情况而定，外围环12或22包含关于设计10或20的布局信息。这种布局信息包括设计10(包括环12)或设计20(包括环22)的尺寸、位置、形状和定位。环12和22的宽度这样来选择，使得IP内的层将不会违反有关完成的芯片内的层的设计规则。参考图3，更详细地示出了环12和22的范例。每个环12或22包含一个或多个第一标记、例如14(a-m)和24(a-m)，该标记基本上呈具有延伸穿过环12或22的宽度的条的形状，以指示设计10和20之间的电连接。由于第一标记14(a-m)和24(a-m)中的每一个可以位于不同的金属化或导电层上，所以第一标记14和24中的每一个都被构图成在视觉上相互不同。因此，例如，第一标记14a被构图成“砖块”图案，该图案不同于第一标记14b的图案。然而，第一标记14a的图案与也具有“砖块”图案的第一标记24a的图案相同，从而指示它们是相同的掩模层。因此，当存在第一标记14a和24a之间的匹配时，具有相同图案的连续的成矩形形状的条从环22的一侧延伸到环12的另一侧。此外，第一标记14(a-m)和24(a-m)中的每一个都具有与来自另一个设计的相应第一标记的宽度匹配的宽度。每个环12或22还具有彼此对应的多个第二标记、例如16(a-p)和26(a-p)。这些第二标记沿着环12和22中的每一个环的外围被定位，并且这样被设置，使得它们相互毗邻和连接。在该优选实施例中，由于环成矩形形状，所以第二标记16(a-p)和26(a-p)沿成矩形形状的环12和22中的每一个环的所有四个边分布。在该优选实施例中，第二标记中的每一个的形状为半方形，尽管这不是唯一可能的形状。因此，当环12和22匹配时，如果存在设计10到设计20的合并的匹配，则各个第二标记16(a-p)和26(a-p)形成方形。第二标记16和26中的每一个与被用于制作设计10或20的集成电路的掩模层相关。由于每个掩模层的数据可以是正的或负的，所以第二标记16或26的透明度或颜色被用于指示掩模极性是正的还是负的。在该优选实施例中，如果掩模的数据为负极性，则第二标记16或26是透明的，而如果掩模的数据为正极性，则第二标记16或26是不透明的。在设计10与设计20合并时，在每层上掩模的数据的极性必须匹配。因此，如果存在设计10和设计20之间的掩模的极性的匹配，则第二标记16和26将形成具有所需透明度的完整方形、即完整的不透明的方形或完整的透明的方形。第二标记16(e)和26(e)是一种特殊情形。如果一方、例如16(e)的层极性不同于另一方、例如26(e)的层极性，则第二标记16(e)被绘制成方形，而26(e)被绘制成U形多边形。因此，在掩模部门中，层之一被变换极性以匹配层定义(数字化数据的极性)，且在变换极性之后，这些层在被合并时将形成完整方形(或矩形)，例如16(a)/26(a)。在本专利技术方法中，视情况而定，为设计10和20的设计者的每一方构造其集成电路设计及其相关环12本文档来自技高网...

【技术保护点】
一种合并来自第一源和第二源的集成电路的设计以促进集成电路的合并设计的制作的方法，所述方法包括：从所述第一源提供第一集成电路的物理布局和电特性的外围接口信息给所述第二源；从所述第二源提供第二集成电路的物理布局和电特性的外围接口 信息给所述第一源；使来自所述第一源的所述外围接口信息与所述第二源匹配，以验证合并所述第一集成电路和所述第二集成电路的兼容性；以及在验证了匹配时，产生用于集成电路的一个或多个掩模，该集成电路具有代表所述第一集成电路和所述第二集 成电路的设计的合并的设计。

【技术特征摘要】
US 2006-6-12 11/4520321.一种合并来自第一源和第二源的集成电路的设计以促进集成电路的合并设计的制作的方法，所述方法包括从所述第一源提供第一集成电路的物理布局和电特性的外围接口信息给所述第二源；从所述第二源提供第二集成电路的物理布局和电特性的外围接口信息给所述第一源；使来自所述第一源的所述外围接口信息与所述第二源匹配，以验证合并所述第一集成电路和所述第二集成电路的兼容性；以及在验证了匹配时，产生用于集成电路的一个或多个掩模，该集成电路具有代表所述第一集成电路和所述第二集成电路的设计的合并的设计。2.根据权利要求1所述的方法，其中来自所述第一源的第一集成电路的外围接口信息的物理布局部分在成多边形形状的第一环中。3.根据权利要求2所述的方法，其中来自所述第二源的第二集成电路的外围接口信息的物理布局部分在外接所述第一环的基本上类似地成多边形形状的第二环中。4.根据权利要求3所述的方法，其中所述多边形基本上成矩形形状。5.根据权利要求1所述的方法，其中所述外围接口信息此外包含指示要由此构造的掩模的极性的标记。6.根据权利要求5所述的方法，此外包括由所述一个或多个掩模制作一个或多个集成电路管芯。7.根据权利要求6所述的方法，此外包括将所...

【专利技术属性】
技术研发人员：S马赫什沃拉，A莱维，E奎瓦斯，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：US[]