一种基于可重构部件的集成电路和设计方法技术

本发明专利技术公开了一种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。本发明专利技术还公开了一种基于可重构部件集成电路的设计方法。本发明专利技术通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成ＤＳＰ等更大的处理部件。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域，具体涉及。
技术介绍
随着集成电路制造工艺进入90nm-45nm阶段，数据流算法(如数字媒体和通信基带等)的ASIC (Application Specific Integrated Circuit,即专用集成电路)设计，面临设计周期长、设计成本高、灵活性差、扩展性差，难以满足产品快速上市、功能不断提升的需求。 集成电路的设计方法，从门阵列设计(1984年l.Oum工艺节点开始)发展到今天仍在使用的标准单元设计(1994年0. 5um工艺节点开始)、基于IP的设计(1999年0. 25um工艺节点开始)和时间驱动(2004年0.13um工艺节点开始)的设计等方面的进步。 进入90nm以后，集成电路设计的效率严重滞后于制造工艺的进步，主要原因在于标准单元的粒度太小，如只能进行加减乘除等运算，无法实现粒度较大的运算，如一次操作可完成FFT的某一个蝶形运算，或I a-b I ，复数运算，cordic运算等操作。 现有技术需要改进和提高。
技术实现思路
有鉴于此，本专利技术要解决的技术问题是增大集成电路的运算粒度，提供一种基于可重构部件的集成电路，本专利技术要解决的另一个技术问题提供该集成电路的设计方法，以实现集成电路的快速设计。 本专利技术是通过以下技术方案来解决上述技术问题的 —种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。 上述可重构处理部件包括可重构运算部件、可重构存储部件或可重构数据路由部件中的任意一种或组合，所述可重构运算部件用于对输入数据执行运算操作，所述可重构存储部件用于对数据的存储和读出操作，所述可重构数据路由部件用于数据输入和输出路径的通路选择操作。 上述可重构运算部件包括运算配置寄存器和算术逻辑运算单元，所述运算配置寄存器用于接收和存储所述可重构控制部件发来的运算配置指令，所述算术逻辑运算单元根据所述运算配置指令进行算术或逻辑运算。 上述可重构存储部件包括存储配置寄存器和存储单元，所述存储配置寄存器用于接收和存储所述可重构控制部件发来的存储配置指令，所述存储单元根据所述存储配置指令进行数据存取。 上述可重构数据路由部件包括路由配置寄存器和路由选择单元，所述路由配置寄存器用于接收和存储所述可重构控制部件发来的路由配置指令，所述路由选择单元根据所述路由配置指令进行路由选择。 上述集成电路，还包括可重构定时部件，用于产生供所述可重构控制部件和可重构处理部件的时钟控制信号，所述时钟控制信号包括可配置的控制时钟起停和控制时钟频率的信号。 —种基于可重构部件集成电路的设计方法，包括，配置步骤 根据算法，使用一个或多个满足算法需要的可重构控制部件和与其连接的一个或多个可重构处理部件生成集成电路，所述可重构控制部件向所述可重构处理部件发出配置指令，所述可重构处理部件根据该配置指令执行处理任务。 上述可重构处理部件是可重构运算部件、可重构存储部件或可重构数据路由部件中的任意一种或组合，所述可重构运算部件对输入数据执行运算操作，所述可重构存储部件完成对数据的存储和读出操作，所述可重构数据路由部件进行数据输入和输出路径的通路选择操作。 上述步骤还包括以下步骤 Al、分解算法为子算法； A2、为子算法进行时间标注； A3、生成算法及子算法时空图； A4、根据时空图进行聚类压縮，所述聚类压縮是指增加可重构控制部件、可重构处理部件的复用，使得各个子算法过程的完成时间接近算法过程标注的时间，并依据所述复用的结果去除其功能被其他可重构处理部件复用代替的可重构处理部件。 上述设计方法，还包括取消没有使用的可配置功能的过程。 本专利技术与现有技术相比较的有益效果是 (1)对于本专利技术的集成电路而言，通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成DSP等更大的处理部件； (2)对于本专利技术的集成电路而言，其可重构定时部件可以通过配置时钟频率，实现基于变频的低功耗应用； (3)对于本专利技术的设计方法而言，通过使用可重构控制部件和可重构处理部件，可配置、可编程的灵活性能够支持数据流集成电路的快速设计，提高了设计效率； (4)对于本专利技术的设计方法而言，其聚类压縮和优化过程进一步提高了电路的优化性能，使得基于可重构部件的设计与基于标准单元的设计相比具有可媲美的面积和功耗。附图说明 图1是本专利技术一种具体实施方式中可重构运算部件结构示意 图2是本专利技术一种具体实施方式中可重构存储部件结构示意 图3是本专利技术一种具体实施方式中可重构数据路由部件结构示意 图4是本专利技术一种具体实施方式中可重构控制部件结构示意 图5是本专利技术一种具体实施方式中可重构定时部件结构示意4 图6是本专利技术实施例1结构示意图； 图7是本专利技术实施例2结构示意图； 图8是本专利技术实施例3结构示意图； 图9是本专利技术一种具体实施方式的设计方法流程图。具体实施例方式下面用具体实施方式结合附图对本专利技术作进一步详细说明。 本专利技术基于可重构部件的集成电路的一种实施方式是DSP，包括至少一个可重构控制部件RCU和至少一个可重构处理部件，可重构处理部件是指可重构运算部件reALU、可重构存储部件reMEM或可重构数据路由部件reR0UTER的任意一种或组合，该DSP还可包括可重构定时部件RTU。可重构运算部件reALU、可重构存储部件reMEM或可重构数据路由部件reROUTER与所述可重构控制部件RCU互联，接受可重构控制部件RCU发出的配置指令并根据配置指令执行处理任务。 可重构运算部件reALU用于对输入数据执行运算操作，如图1所示，包括运算配置寄存器和算术逻辑运算单元ALU。运算配置寄存器用于接收和存储可重构控制部件RCU发来的运算配置指令，算术逻辑运算单元根据运算配置指令进行算术或逻辑运算，算术运算包括基本算术运算，如加、减、乘、除、乘法累加等；逻辑运算包括移位、比较、取大、取小等。reALU对输入数据进行处理并输出结果。 可重构存储部件reMEM用于对数据的存储和读出操作，如图2所示，包括存储配置寄存器和存储单元MEM，所述存储配置寄存器用于接收和存储可重构控制部件RCU发来的存储配置指令，存储单元MEM根据存储配置指令进行数据存取。reMEM的可配置功能包括存储体(各种存储介质寄存器、RAM等MEM)的写入和/或读出方式，对于按地址访问的存储体而言，就是地址生成器的工作方式；reMEM将输入数据存储到预定位置，并将需要的数据从存放位置输出。 可重构数据路由部件reROUTER用于数据输入和输出路径的通路选择操作，如图3所示，包括路由配置寄存器和路由选择单元ROUTER，路由配置寄存器用于接收可重构控制部件RCU发来的路由配置指令，路由选择单元根据路由配置指令进行路由选择。 可重构控制部件RCU，如图4所示，其一种实施方式，包括指令存储器、指令寄存器、译码器，产生的配置指令包含操作码、源和目的三个操作元素，操作码为规定指令所执行操作的命令码，源为指令操作的对象本文档来自技高网...

【技术保护点】
一种基于可重构部件的集成电路，其特征在于：包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新安，戴鹏，胡子一，焦玉中，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：94[中国|深圳]