本发明专利技术涉及一种集成电路设计验证方法，包括如下步骤：把提取于系统规格书或设计需求中包含事务级资源检查表和控制所述事务的顺序流程，通过记录和算法映射到状态机结构体模型中；通过状态机结构体模型产生事务级测试用例；所述事务级测试用例作为测试平台的测试向量，实现集成电路的设计验证。本发明专利技术将整合的设计要求信息映射到状态机结构体模型，自动产生事务级测试用例，提升了验证效能，将设计验证人员从大量重复性的工作中解放出来。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
IC芯片设计包括设计部分和验证部分，其中验证部分大约要消耗整个 设计项目资源(时间、人力等)的70%。而且随着设计复杂度的不断提升，需要的测试用例 呈几何倍数增长，单凭人力的思考和记录难以全面制造出测试用例，难以达到合适的功能 测试覆盖率，而覆盖率的高低直接影响到流片风险的大小。所以我们迫切需要一种能够减 轻手动编写测试用例工作量的方法，将设计验证人员从大量重复性的工作中解放出来。
技术实现思路
本专利技术的主要目的在于提供，这种状态机 结构体模型自动遍历产生测试用例的方法，将系统规格书或设计需求中原始数据提取为具 有独立功能的事务和控制事务的顺序流程，将整合的信息映射到状态机结构体模型，自动 产生事务级测试用例。状态机结构体模型通过对整个测试用例产生过程的控制，调整测试 用例的结构和顺序，不断向合适功能覆盖率逼近。本专利技术公开了，包括如下步骤第一步，把提取于系统规格书或设计需求的事务级资源检查表和控制事务的顺序 流程，通过记录和算法映射到状态机结构体模型中；第二步，通过状态机结构体模型自动产生事务级测试用例；第三步，所述事务级测试用例作为测试平台Testbench的测试向量，实现集成电 路的设计验证。本专利技术公开的验证方法，还包括如下从属技术特征在所述第二步中，状态机结构体模型首先通过调度事务的状态机模块对所述事务 进行调度和控制，调整所述事务的顺序流程，产生输入激励的队列。在所述第二步中，所述状态机结构体模型特色之一是具有一份状态机被生成器和 参考模型检查器同时可以使用的属性。通过生成器把所述输入激励的队列发送给参考模型 检查器，所述参考模型检查器监控所述生成器发出的信息。在所述第二步中，所述生成器还根据监听到的测试用设计模块的反馈信息，调整 所述输入激励的队列的产生过程；所述参考模型检查器还对比所述测试用设计模块输出的 反馈信息。在所述第二步与第三步之间还包括以下步骤A、覆盖率统计模块通过记录、统计 所述状态机结构体模型中状态机模块包含的状态列表覆盖率和状态转换列表覆盖率，以及 事务相关的标签列表覆盖率来评估覆盖程度，并反馈给状态机结构体模型本身。在所述第二步中，所述生成器代码和参考模型检查器代码通过在计算机软件(例 如VCS等)平台上的运行产生事务级测试用例。在所述第一步中，所述事务级资源检查表是一个输入敏感量表、输出敏感量表、内部敏感量表和功能函数表。在所述第一步中，所述控制事务的顺序流程是所述事务级资源检查表具体事务的传输过程。本专利技术公开的，将整合的设计要求信息映射到状态机结构体模型，自动产生事务级测试用例。状态机结构体模型通过对整个测试用例产生过程 的控制，调整测试用例的结构和顺序，不断向更高功能覆盖率逼近。本专利技术把状态机结构 体模型与事务级资源检查表和调度事务的顺序控制模块相结合，通过状态机结构体模型的 调度、控制、产生所有事务级的测试用例，提升验证效能。本专利技术通过对状态机结构体模型 中调度事务的状态机和传输事务的覆盖保证了整个验证中的规格书所涉及功能的覆盖率。 本专利技术能够不断反馈、调节测试用例，不断逼近合格的覆盖率，在验证中达到事半功倍的效 果。附图说明图1为本专利技术的集成电路设计验证方法总体架构图。图2为本专利技术的集成电路设计验证方法中定序器的架构图。图3为本专利技术的集成电路设计验证方法中定序器到状态机结构体模型的具体映 射示意图。图4为本专利技术的状态机结构体模型的生成器、参考模型检查器与测试用设计模块 DUT (Design Under Test)的验证方案。图5为本专利技术的不含DUT的状态机结构体模型的生成器、参考模型检查器验证方案。图6为本专利技术的状态机结构体模型根据覆盖率统计模块反馈而修正的流程图。图7为本专利技术的事务级测试用例的结构示意图。具体实施方式下面结合附图和具体实施方式对本专利技术作进一步详细说明。此处 所描述的具体实施例不是对本专利技术的限定，而是对本专利技术的解释。如图1所示为本专利技术的集成电路设计验证方法的总体架构图，图1中100为系统 规格书或设计需求Specification/Requirement，101为定序器Sequencer，102为状态机结 构体模型 StateMachineConstruct，103 为测试平台 Testbench 的代码 TB (Testbench) Code, 104为覆盖率统计模块Coverage，105为测试用例Testcase。本专利技术将系统规格书或设计 需求100中原始数据提取为具有独立功能的事务级资源检查表和控制事务的顺序流程，将 整合的信息映射到状态机结构体模型102，自动产生事务级测试用例105。从系统规格书或设计需求Specification/Requirement 100到定序器Sequencer 101的过程，是通过人工分析系统规格书或设计需求lOOSpecification/Requirement获得 定序器 Sequencer 101。系统规格书或设计需求Specification/Requirement 100由系统设计人员提供， 或者是需要设计实现的产品标准。在这个过程中，系统规格书或设计需求Specification/ Requirement 100作为原始的材料，包括了所有的信息，将这些信息记录、归类、整合可以 得出资源信息_事务级资源检查表Checklist和控制信息_调度事务的顺序控制模块 Sequence_Control，这两部分之和称为定序器Sequencer 101。如图2所示为本专利技术的集成电路设计验证方法中定序器的架构图。定序器 Sequencer 101包括调度事务的顺序控制模块Sequencejontrol 201和事务级资源检查 表Checklist 202两大部分。事务级资源检查表Checklist 202是一簇彼此独立又关联的 功能模块集，这些模块在时序上受调度事务的顺序控制模块SeqUence_C0ntr0l 201的控制，调度事务的顺序控制模块Sequence_C0ntr0l 201通过对事务级资源检查表Checklist 的合理调度可以完成某项具体的事务。事务级资源检查表Checklist在事务级上的整合和 衔接，配合调度事务的顺序控制模块SequendControl 201的调度，通过记录和算法映射 到状态机结构体模型StateMachineConstruct 102。如图3所示为本专利技术的集成电路设计验证方法中定序器SequencerlOl到状态机 结构体模型StateMachineConstruct 102的具体映射方法示意图，定序器Sequencer 101 通过算法映射获得状态机结构体模型StateMachineConstruct 102，完成映射的方法可以 通过数据库或人工干预进行计算。 定序器Sequencer 101包含调度事务的顺序控制模块Sequence Control 201 和事务级资源检查表Checklist 202，事务级资源检查表Checklist 202包含事务 Transaction 300、标签列表Tag_List 301。标签列表Tag_List 301是一组用来描述 Transaction 300中不同字段(如地址、数据等)属性本文档来自技高网...
【技术保护点】
一种集成电路设计验证方法，其特征在于包括如下步骤：第一步，把提取于系统规格书或设计需求的事务级资源检查表和控制事务的顺序流程，通过记录和算法映射到状态机结构体模型中；第二步，通过状态机结构体模型自动产生事务级测试用例；第三步，所述事务级测试用例作为测试平台Ｔｅｓｔｂｅｎｃｈ的测试向量，实现集成电路的设计验证。
【技术特征摘要】
【专利技术属性】
技术研发人员：张国栋，连志斌，谢峥，杨伟才，黄瑞华，苏世祥，刘芳，
申请(专利权)人：连志斌，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。