本发明专利技术公开了控制在敏感电路元件（１７２）周围的虚设形状（２００）的放置的方法、系统和程序产品，使得对于每个电路元件，虚设形状至少是相似的，尽管虚设形状是自动生成的。在一个实施例中，本发明专利技术包括向设计者提供虚设形状图案间距信息（ＸＰ，ＹＰ），并且允许以一个或多个所述间距的整数倍来放置电路元件，使得在所述电路元件的每个实例周围，所述虚设形状至少是相似的。另一个实施例包括允许在电路元件（３７２）周围放置标记（３００），以指示其中虚设形状（３０６）将是相同的区域，然后使用所述标记来放置电路元件。对于所述电路元件的每个实例来说，在所述标记内生成的虚设形状确保了相同的虚设形状。本发明专利技术还包括所形成的集成电路。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及集成电路(IC)设计，更具体地说，涉及提供了不 受使用自动生成的虚设形状的影响的电路元件的匹配功能的集成电路设 计。
技术介绍
随着硅技a供了不断增加的集成水平，专用集成电路(ASIC)设计 者不断面临使用相同或更少的资源来提高生产率并生产越来越大的设计的 难题，使用更小的电路元件(有时称为"微元件(咖cros)"，对于集成 电路(IC)的一部分，每个微元件都包括预定的结构并且可以重复使用) 是解决该难题的一种技术。使用重复的电路元件消除了集成电路设计者不 断地重新设计芯片部分的需要，从而提髙了生产率.因此，涉及使用集成 电路电路元件的设计重用方法成为集成电路设计的重要部分。使用集成电路电路元件的设计者面临提供对于这些集成电路电路元件 具有可预测功能的产品的难题. 一个难题是匹配集成电路设计中不同位置 的相同电路元件的两个或更多实例的电气性能。这通常与自动生成的填充 形状(在布局完成后和在设计者完成了所有电路分析后将其放置在总体设 计中)不一致。具体地说，如果设计系统使用自动放置的"虚设填充"或 其他自动生成的虚设形状，所述虚设形状将被自动放置在电路元件周围。 如果电路元件是敏感电路，设计者可能希望确保电路元件功能的每个实例 都与集成电路中的每个其他实例尽可能相同地匹配。但是，自动生成的虚 设形状通常位于跨集成电路设计的相容网格上，使得电路元件的不同实例 可以发现自身处于不同的局部环境。即，当放置在集成电路设计中时，不能保i^目同电路元件的不同实例将看到相同的局部环境(如，虚设填充和 空穴形状)。任何因此引起的电气^lt (例如，电阻，电容等)的失配对 设计者都是未知的，并且导致所讨论的精密电路的功能降级。为了解决该 问题，许多设计者试图禁止在敏感电路附近自动生成虚设形状，并且手动 放置所有需要的虚设形状。但是，该方法对于设计者更困难，并且通常对 总体工艺性和处理窗口不利。有鉴于此，本领域需要一种克月W目关领域问题的方法来设计集成电路。
技术实现思路
本专利技术包括控制在敏感电路元件周围的虚设形状的放置的方法、系统和程序产品，使得对于每个电路元件来说，所述虚设形状至少;LS4^目似 的，尽管所述虚设形状是自动生成的。在一个实施例中，本专利技术包括向设 计者提供虚设形状图案的间距信息，并且允许以一个或多个所述间距的整 数倍^M:置电路元件，使得在所述电路元件的每个实例周围，所述虚设形 状至少是基本相似的。另一个实施例包括允许在电路元件周围放置标记 (咖rker)，以指示其中虚设形状将基;M目同的区域，然后使用所述标记 来放置所述电路元件。对于所述电路元件的每个实例来说，在所述标记内 生成的虚设形状确保了^i4^相同的虚设形状。本专利技术还包括所形成的集成 电路。本专利技术的第 一方面涉及一种形成集成电路的 一部分的方法，所述方法 包括以下步骤提供虚i更形状图案，所述虚设形状图案中的虚设形状之间 具有X间距和Y间距；允许将多个基^M目同的电路元件放置在衬底上，所 述电路元件间隔所述X间距和所述Y间距中的至少一个间距的整lfc倍；以个所述电路元件相邻的基本相似的虚设形状。本专利技术的第二方面涉及一种集成电路，所述集成电路包括衬底上的 虚设形状图案，所述虚设形状图案在其中的虚设形状之间具有X间距和Y 间距；以及所述衬底上的多个基^目同的电路元件，所述电路元件间隔所 述X间距和所述Y间距中的至少一个间距的整数倍，使得基;M目似的虚设 形状与每个所述电路元件相邻。本专利技术的第三方面涉及一种包括计算机可用介质的计算一序产品，元件来设计集成电路(IC)，所述程序产品包括用于获取集成电路设计 的虚设形状图案中的虚设形状的X间距和Y间距的程序代码；以及用于将述Y间距中的至少一个间距的整数倍，以提供与每个所述电路元件相邻的^i4^目似的虚设形状的程序代码'本专利技术的第四方面涉及一种包括计算机可用介质的计算M序产品， 所述计算机可用介质中包^i十算机可读程序代码以便在设计集成电路(IC) 期间确保电路元件的基本相同的虚设形状，所述程序产品包括用于获取 要在集成电路设计中多次使用的电路元件的程序代码；用于有选择地形成 在所述电路元件周围的标记，以指示其中在所述电路元件周围的虚i殳形状 将基4^目同的区域的程序代码；以及用于使用所述标记在所述集成电i^i殳 计中标识所述电路元件副本的放置的程序代码。本专利技术的第五方面涉及一种在设计集成电路UC)期间确保电路元件 的基本相同的虚设形状的方法，所述方法包括以下步骤接收包括标记的 集成电路设计，所述标记指示在所述电路元件周围的区域，在该区域中， 在所述电路元件周围的虚设形状将^相同；在所述集成电路设计中多次 形成所述电路元件；以及生成虚设形状，所述虚设形状包括在由相应标记 指示的区域中的在每个电路元件周围的*^目同的虚设形状.本专利技术的第六方面涉及一种集成电路，所述集成电路包括多个在衬 底上的基本相同的电路元件，每个电路元件具有在所述电路元件周围的区 域，在该区域中，虚设形状与在每个其他电路元件周围的虚设形状基^目 同。从以下对本专利技术的实施例的更具体的描述，本专利技术的上述和其他特征 将是显而易见的。附图说明参考以下附图，将详细描述本专利技术的实施例，其中相同的标号表示相同的部件，这些附图是图1示出了根据本专利技术的设计环境的方块图2示出了4il据本专利技术的第一实施例的方法的it^图3示出了实例电路元件；图4示出了根据虚设形状图案的由自动生成的虚设形状环绕的图3的 实例电路元件；图5示出了图4的虚i殳形状图案的细节；图6示出了作为集成电路(IC)设计的一部分在衬底上放置图3的实 例电路元件；图7示出了在图6的集成电路设计附近生成虚设形状； 图8示出了根据本专利技术的第二实施例的方法的流程图； 图9示出了图3的实例电路元件，其包括指示其中虚设形状对于所述电路元件的每个实例都将是相同的区域的标记；图IO示出了在集成电路设计中使用的图9的标记和电路元件及在其周围生成的虚设形状.具体实施例方式只是为了清晰起见，本说明包括以下标题I.环境和系统概述；II. ^Mt方法；以及III.结论. I.环境和系统概述参考附图，图l是根据本专利技术的设计环境90的方块图。设计环境90 包括设计者在其上设计集成电路(IC)的客户设计系统92，以及接收所述 设计、修改所述设计并生成所述集成电路的制造设计系统100。通常，制 造设计系统100的客户在客户设计系统92上设计集成电路并提供相关数据 以供系统100制造。但是，应认识到的是，该环境只是示例性的，并且可 以在其他环境中采用本专利技术。为了简洁，将只描述制造设计系统100的结构。但;Ul认识到，客户 设计系统92可以包含类似结构。系统IOO被示出在计算机102上作为计算 ;t^呈序代码实现。在此方面，计算机102示为包括存储器112、处理单元 (PU) 114、输入/输出U/0)接口 116，以及总线118。此外，计算机102 示为与外部1/0设备/资源120和存储系统122通信。 一般地，处理器114 执行计算M序代码，如存储在存储器112和/或存储系统122中的系统 100。当执行计算;tME序代码时，处理器114可以从/向存储器112、存储 系统122和/或1/0设备120读出本文档来自技高网...
【技术保护点】
一种形成集成电路的一部分的方法，所述方法包括以下步骤： 提供虚设形状图案，所述虚设形状图案中的虚设形状之间具有Ｘ间距和Ｙ间距； 允许将多个基本相同的电路元件放置在衬底上，所述电路元件间隔所述Ｘ间距和所述Ｙ间距中的至少一个间距的整数倍；以及 生成所述电路元件和所述电路元件之间的所述虚设形状图案以提供与每个所述电路元件相邻的基本相似的虚设形状。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：HS兰迪斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。