半导体装置及其形成方法制造方法及图纸

本发明专利技术实施例涉及半导体装置及其形成方法。根据本发明专利技术的一些实施例，一种半导体装置包含电容装置、第一导电通孔及第二导电通孔。所述电容装置包含第一导电板、第一绝缘板、第二导电板、第二绝缘板及第三导电板。所述第一导电通孔电耦合到所述第一导电板及所述第三导电板，且所述第一导电通孔穿透具有第一厚度的第一薄膜堆叠。所述第二导电通孔电耦合到所述第二导电板，且所述第二导电通孔穿透具有第二厚度的第二薄膜堆叠。所述第二厚度大体上等于所述第一厚度。

Semiconductor Device and Its Formation Method

【技术实现步骤摘要】
半导体装置及其形成方法
本专利技术实施例涉及半导体装置及其形成方法。
技术介绍
半导体行业通过最小特征大小上的连续减小而继续改进各种电子组件(例如，电容器)的集成密度，这一举动允许更多组件集成到给定区域中。在一些应用中，这些较小电子组件还要求相较于过去封装利用较小区域的较小封装。一种类型的电容器为三板金属-绝缘体-金属(TP-MIM)电容器。三板金属-绝缘体-金属电容器可被用作去耦电容器。三板金属-绝缘体-金属电容器水平地形成于半导体晶片上，其中三个金属板包夹平行于晶片表面的两个介电层。然而，可存在关于三板金属-绝缘体-金属电容器的许多挑战。
技术实现思路
本专利技术的一实施例涉及一种半导体装置，其包括：电容装置，其包括：第一导电板；第一绝缘板，其放置于所述第一导电板上；第二导电板，其放置于所述第一绝缘板上；第二绝缘板，其放置于所述第二导电板上；及第三导电板，其放置于所述第二绝缘板上；第一导电通孔，所述第一导电通孔电耦合到所述第一导电板及所述第三导电板，且所述第一导电通孔穿透具有第一厚度的第一薄膜堆叠；及第二导电通孔，所述第二导电通孔电耦合到所述第二导电板，且所述第二导电通孔穿透具有第二厚度的第二薄膜堆叠；其中所述第二厚度大体上等于所述第一厚度。本专利技术的一实施例涉及一种形成半导体装置的方法，所述方法包括：沉积第一导电板；在所述第一导电板上沉积第一绝缘板；在所述第一绝缘板上沉积第二导电板；在所述第二导电板上沉积第二绝缘板；在所述第二绝缘板上沉积第三导电板；在所述第二绝缘板上沉积第四导电板；形成穿透所述第三导电板、所述第二绝缘板、所述第一绝缘板及所述第一导电板的第一导电通孔，其中所述第一导电通孔电耦合到所述第三导电板及所述第一导电板；及形成穿透所述第四导电板、所述第二绝缘板、所述第二导电板及所述第一绝缘板的第二导电通孔，其中所述第二导电通孔电耦合到所述第四导电板及所述第二导电板。本专利技术的一实施例涉及一种形成半导体装置的方法，所述方法包括：沉积第一导电板及第二导电板；在所述第一导电板及所述第二导电板上沉积第一绝缘板；在所述第一绝缘板上沉积第三导电板；在所述第三导电板上沉积第二绝缘板；在所述第二绝缘板上沉积第四导电板；形成穿透所述第四导电板、所述第二绝缘板、所述第一绝缘板及所述第一导电板的第一导电通孔，其中所述第一导电通孔电耦合到所述第四导电板及所述第一导电板；及形成穿透所述第二绝缘板、所述第三导电板、所述第一绝缘板及所述第二导电板的第二导电通孔，其中所述第二导电通孔电耦合到所述第三导电板及所述第二导电板。附图说明当结合附图阅读时，从以下详细描述最好地理解本公开内容的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，可出于论述清楚起见而任意地增大或减小各种特征的尺寸。图1为根据一些实施例的说明半导体装置的横截面图。图2为根据一些实施例的说明半导体装置的横截面图。图3为根据一些实施例的说明半导体装置的横截面图。图4为根据一些实施例的说明半导体装置封装的横截面图。图5为根据一些实施例的说明半导体装置的横截面图。图6为根据一些实施例的说明制造图2的半导体装置的方法的流程图。图7到14B为根据一些实施例的说明制造图2的半导体装置中的阶段的图。图15为根据一些实施例的说明制造图3的半导体装置的方法的流程图。图16到23为根据一些实施例的说明制造图3的半导体装置中的阶段的图。图24为根据一些实施例的说明制造图4的半导体装置的方法的流程图。图25到32为根据一些实施例的说明制造图4的半导体装置中的阶段的图。图33为根据一些实施例的说明制造图5的半导体装置的方法的流程图。图34到41为根据一些实施例的说明制造图5的半导体装置中的阶段的图。具体实施方式以下公开内容提供用于实施所提供的主题的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本专利技术实施例。当然，这些组件及布置仅为实例且不打算为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征及第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征及第二特征可不直接接触的实施例。另外，本公开内容可在各种实例中重复参考标号及/或字母。这种重复出于简单及清晰的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。在下文更详细地论述本专利技术的实施例。然而，应了解，本专利技术实施例提供可在广泛多种特定上下文中体现的许多适用的专利技术概念。所论述的特定实施例仅为说明性的且并不限制本专利技术实施例的范围。另外，空间相对术语例如“……下面”、“……以下”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”及类似者在本文中可为了易于描述而使用以便描述如诸图中所说明的一个元件或特征相对于另一元件或特征的关系。除诸图中所描绘的定向以外，空间相对术语打算涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)且本文中所使用的空间相对描述词可同样相应地进行解译。应理解，当元件被称为“连接”或“耦合”到另一元件时，所述元件可直接连接或耦合到另一元件，或可存在介入元件。尽管阐述本专利技术实施例的广泛范围的数值范围及参数为近似值，但尽可能精确地报告特定实例中所阐述的数值。然而，任何数值均固有地含有由相应测试测量值中发现的标准差必然引起的某些误差。另外，如本文所使用，术语“约”通常意味着在给定值或范围的10％、5％、1％或0.5％以内。替代地，当由所属领域的一般技术人员考虑时，术语“约”意味着在平均值的可接受标准误差内。除在操作/工作实例中以外，或除非以其它方式明确指定，否则数值范围、量、值及百分比(例如，本文中所公开的材料数量、持续时间、温度、操作条件、量的比率及其类似者的数值范围、量、值及百分比)中的全部应理解为在所有情况下由术语“约”修饰。因此，除非有相反指示，否则本专利技术及所附权利要求书中所阐述的数值参数为可按需要发生变化的近似值。至少，应根据所报告的有效数字的数字且通过应用一般舍位技术解译各数值参数。范围可在本文中表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围包含端点。图1为根据一些实施例的说明半导体装置100的横截面图。所述半导体装置100包括介电堆叠102及集成电路(IC)装置104。所述介电堆叠102形成于IC装置104上。所述介电堆叠102可经布置以保护集成装置104免受湿气或灰尘进入影响。无源电路单元形成于介电堆叠102内部。根据一些实施例，无源电路单元可为具有第一导电通孔1022及第二导电通孔1023的三板金属-绝缘体-金属(TP-MIM)电容器1021。然而，这并非对本专利技术的实施例的限制。TP-MIM电容器1021还可由两板MIM电容器替换。第一导电通孔1022经布置以电连接到TP-MIM电容器1021的顶板及底板，且第二导电通孔1023经布置以电连接到TP-MIM电容器1021的中间板。第三导电通孔1024进一步形成于介电堆叠102中从而电连接IC装置104中的逻辑电路(例如，逻辑电路1046)。IC装置104包括互连件结构1042及半导体结构1044。互连件结构1042可包含金属线及通孔，所述金属线及通孔形成于层间介电质(ILD本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包括：电容装置，其包括：第一导电板；第一绝缘板，其放置于所述第一导电板上；第二导电板，其放置于所述第一绝缘板上；第二绝缘板，其放置于所述第二导电板上；及第三导电板，其放置于所述第二绝缘板上；第一导电通孔，所述第一导电通孔电耦合到所述第一导电板及所述第三导电板，且所述第一导电通孔穿透具有第一厚度的第一薄膜堆叠；及第二导电通孔，所述第二导电通孔电耦合到所述第二导电板，且所述第二导电通孔穿透具有第二厚度的第二薄膜堆叠；其中所述第二厚度大体上等于所述第一厚度。

【技术特征摘要】
2017.11.29 US 62/592,288;2018.09.20 US 16/136,8961.一种半导体装置，其包括：电容装置，其包括：第一导电板；第一绝缘板，其放置于所述第一导电板上；第二导电板，其放置于所述第一绝缘板上；第二绝缘板，其放置于所述第二导电板上；及第三导电板，其放置于所述第二绝缘板上；第一导电通孔，所述第一导电通孔电耦合到所述第一导电板及所述第三导电板，且所述第一导电通孔穿透具有第一厚度的第一薄膜堆叠；及第二导电通孔，所述第二导电通孔电耦合到所述第二导电板，且所述第二导电通孔穿透具有第二厚度的第二薄膜堆叠；其中所述第二厚度大体上等于所述第一厚度。2.根据权利要求1所述的半导体装置，其中所述第二薄膜堆叠包括：第三绝缘板；第四导电板，其放置于所述第三绝缘板上且电耦合到所述第二导电板；第四绝缘板，其放置于所述第四导电板上；第五导电板，其放置于所述第三绝缘板上；且其中所述第二导电通孔电耦合到所述第四导电板及所述第五导电板。3.根据权利要求1所述的半导体装置，其中所述第二薄膜堆叠包括：第四导电板；第四绝缘板，其放置于所述第四导电板上；第五导电板，其放置于所述第四绝缘板上且电耦合到所述第二导电板；第五绝缘板，其放置于所述第五导电板上；及第六导电板，其放置于所述第五绝缘板上；其中所述第二导电通孔电耦合到所述第四导电板及所述第五导电板，且所述第二导电通孔从所述第六导电板断开电连接。4.根据权利要求1所述的半导体装置，其进一步包括：第三导电通孔，其穿透具有第三厚度的第三薄膜堆叠；其中所述第三厚度大体上等于所述第一厚度。5.根据权利要求4所述的半导体装置，其中所述第三薄膜堆叠包括：第三绝缘板；第四导电板，其放置于所述第三绝缘板上；第四绝缘板，其放置于所述第四导电板上；第五导电板，其放置于所述第三绝缘板上；且其中所述第三导电通孔电耦合到所述第四导电板及所述第五导电板。6.根据权利要求4所述的半导体装置，...

【专利技术属性】
技术研发人员：张宇行，徐晨佑，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71